-
公开(公告)号：CN104298628A
公开(公告)日：2015-01-21
申请号：CN201410519692.0
申请日：2014-09-30
Applicant: 中国电子科技集团公司第三十八研究所
CPC classification number: G06F13/1605 , G06F13/34
Abstract: 一种用于并发访问的数据存储器仲裁电路，包括：—用于连接外设通道请求接口的外设DMA通道一级仲裁模块，以固定优先级仲裁策略将请求同一存储器BLOCK的通道按从高优先级到低优先级排列；—用于连接本地访存通道和核间访存通道的访存通道一级仲裁模块；—用于连接外设DMA通道一级仲裁模块和访存通道一级仲裁模块的外设DMA通道与访存通道的二级仲裁模块；—原子操作指令保护模块，为每个存储器BLOCK设置原子操作保护标志位。本发明孩提供了一种用于并发访问的数据存储器的仲裁方法。本发明的优点在于：为多路外设DMA通道和多路访存通道并发请求多端口数据存储器提供了有效的仲裁策略，支持访存通道原子类型的请求，可以及时响应高优先级通道请求。
-
公开(公告)号：CN103984909A
公开(公告)日：2014-08-13
申请号：CN201410092365.1
申请日：2014-01-29
Applicant: 德克萨斯仪器股份有限公司
CPC classification number: G06F13/4068 , G06F12/1416 , G06F12/1458 , G06F12/1483 , G06F13/1605 , G06F13/4221 , G06F2212/1016 , G06F2212/1052 , G06F21/78
Abstract: 本发明涉及一种用于虚拟硬件存储器保护的系统和方法。存储器保护单元包括硬件逻辑。所述硬件逻辑接收指向总线受控器的来自虚拟中央处理单元(CPU)的事务，该事务与虚拟CPU标识(ID)相关，其中虚拟CPU实现在物理CPU上。所述硬件逻辑还基于虚拟CPU ID确定是否授权或拒绝访问所述总线受控器。所述虚拟CPU ID不同于虚拟CPU实现在其上的物理CPU的ID。
-
公开(公告)号：CN103198023A
公开(公告)日：2013-07-10
申请号：CN201210149997.8
申请日：2012-05-15
Applicant: 擎泰科技股份有限公司
CPC classification number: G06F12/08 , G06F12/0802 , G06F12/0806 , G06F13/16 , G06F13/1605 , G06F13/1626 , G06F13/1673 , G06F17/30902
Abstract: 本发明公开了一种缓冲存储器管理方法与相关缓冲存储器控制器。通过在缓冲存储器控制器中指定从属单元与至少一主单元，使得至少一主单元的频率可与从属单元的频率整合。缓冲存储器存取状态数组、范围存取状态数组、及/或队列存取状态数组被分配于缓冲存储器并指定给从属单元，使得缓冲存储器控制器的操作可以区块式存取或离散式存取的方式进行。与从属单元共同运作的主单元可由上述至少一主单元中，根据防饥馑算法所决定。因此，本发明可用来解决传统缓冲存储器控制器中各组件的异步频率引起的问题。
-
公开(公告)号：CN103164266A
公开(公告)日：2013-06-19
申请号：CN201210290197.8
申请日：2012-08-08
Applicant: ARM有限公司
Inventor： 潘尼德拉·库玛·曼娜瓦 , 詹姆师德·加拉 , 拉玛穆尔西·古鲁·普拉萨哈 , 迈克尔·艾伦·菲利波 , 布鲁斯·詹姆斯·梅休森 , 蒂姆斯·查尔斯·梅斯
CPC classification number: G06F13/364 , G06F13/1605
Abstract: 公开了用于发起设备向接收设备发送的事务请求的动态资源分配。公开了用于生成事务请求的发起者设备和用于接收其的接收者设备。在存在用于事务请求的可用缓冲区存储的情况下，接收者设备接受事务请求。若没有可用的存储空间，确认信号生成器生成并且输出表示请求已被接收但未被接收者设备接受的拒绝确认信号。信用证生成器可保留缓冲区中至少一个可用的存储位置，并为发送未由接收者设备接受的事务请求之一的接收者设备生成信用证授予。信用证授予向发起者设备表示存在至少一个保留存储位置，使得来自发起者设备的随后事务请求将由接收者设备接受。
-
公开(公告)号：CN102918515A
公开(公告)日：2013-02-06
申请号：CN201080067099.7
申请日：2010-06-22
CPC classification number: G06F9/06 , G06F13/16 , G06F13/1605 , G06F13/1673
Abstract: 一种包含被耦合到缓冲器选择逻辑的一个或多个端口和多个缓冲器的存储器控制器。每个缓冲器被配置成存储与写请求相关联的写数据，并且每个缓冲器还被耦合到缓冲器选择逻辑。所述缓冲器选择逻辑被配置成基于用于端口中的每一个的缓冲器的优先级将与来自端口中的至少一个的写请求相关联的写数据存储在任何缓冲器中。
-
Patent Agency Ranking
公开(公告)号：CN101496379B
公开(公告)日：2013-01-23
申请号：CN200680055330.4
申请日：2006-07-13
Applicant: 特科2000国际有限公司
CPC classification number: G06F13/1605
Abstract: 一种非易失性存储设备(10)包括具有USB控制器(14)的USB连接器(12)以及具有无线控制器(22)的无线天线(18)。所述USB控制器(14)和所述无线控制器(22)都有效地连接至非易失性存储器(16)。当所述非易失性存储设备(10)利用所述USB连接器(12)有效地连接至主机时，与所述无线控制器(22)相比，所述USB控制器(14)在对所述非易失性存储器(16)的读取和写入的功能上，具有优先级。本发明还公开了相应的方法。
-
公开(公告)号：CN102804149A
公开(公告)日：2012-11-28
申请号：CN201080065475.9
申请日：2010-03-18
Applicant: 富士通株式会社
IPC: G06F12/00
CPC classification number: G06F9/5083 , G06F9/5016 , G06F13/16 , G06F13/1605 , G06F13/1652
Abstract: CPU（S＃1）～CPU（L＃2）通过取得部（304）取得各个CPU访问共享存储器（203）的访问速度的实测值。接下来，CPU（S＃1）～CPU（L＃2）通过响应性能计算部（305），根据访问速度的实测值与CPU的访问速度的理论值，按各个CPU来计算CPU的响应性能。CPU（L＃3）通过访问比率计算部（310），按照某个CPU的访问权的比率大于比某个CPU的响应性能高的CPU的访问权的比率的方式来计算多个CPU访问共享存储器（203）的访问权的比率。CPU（L＃3）通过通知部（311）向仲裁电路（204）通知计算出的访问权的比率。
-
公开(公告)号：CN1922597B
公开(公告)日：2010-09-01
申请号：CN200480039350.3
申请日：2004-06-24
Applicant: 索尼爱立信移动通讯股份有限公司
IPC: G06F13/18
CPC classification number: G06F13/1605 , G06F13/18 , H04W88/02
Abstract: 在包括至少两个CPU(42、44)和共享的存储器资源(47)的移动终端(10)中，执行实时代码的CPU具有执行非实时代码的CPU上方的存储器(47)的访问优先级。在一个实施例中，实时代码和非实时代码定位在逻辑存储器的分别的区域中，并且CPU(42、44)和共享存储器资源(47)之间的存储器管理单元(46)部分地解码存储器访问请求的地址，将更高优先级访问授权给执行实时代码的CPU。在另一实施例中，一旦请求访问共享存储器资源(47)，每个CPU(42、44)都提供优先级信号(49)，并且根据所请求的优先级授权访问。
-
公开(公告)号：CN101692212A
公开(公告)日：2010-04-07
申请号：CN200910087728.1
申请日：2009-06-19
Applicant: 北京中星微电子有限公司
Inventor： 林川
CPC classification number: G06F13/16 , G06F13/1605 , G06F13/18
Abstract: 本发明提供了一种访问存储器的方法和系统，该方法包括：对访问存储器的N个功能模块的优先级进行比较，获得表示最高优先级功能模块的位置信息；通过将所述位置信息与每个功能模块的总线信息进行逻辑运算，将访问所述存储器的功能模块的总线切换到最高优先级功能模块。本发明还提供了一种总线仲裁装置，包括优先级仲裁单元和总线切换单元。本发明涉及1级比较器、N级与门和N级或门，缩短了优先级仲裁切换电路的延迟，提高了优先级仲裁切换电路的速度，使优先级仲裁切换电路能够广泛适用于各种SoC芯片，满足系统高频率的需要。同时本发明按照不同的比较策略对功能模块优先级的进行比较，方法灵活。
-
公开(公告)号：CN101496379A
公开(公告)日：2009-07-29
申请号：CN200680055330.4
申请日：2006-07-13
Applicant: 特科2000国际有限公司
CPC classification number: G06F13/1605
Abstract: 一种非易失性存储设备(10)包括具有USB控制器(14)的USB连接器(12)以及具有无线控制器(22)的无线天线(18)。所述USB控制器(14)和所述无线控制器(22)都有效地连接至非易失性存储器(16)。当所述非易失性存储设备(10)利用所述USB连接器(12)有效地连接至主机时，与所述无线控制器(22)相比，所述USB控制器(14)在对所述非易失性存储器(16)的读取和写入的功能上，具有优先级。本发明还公开了相应的方法。
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.062 seconds)
