-
公开(公告)号：CN118299376A
公开(公告)日：2024-07-05
申请号：CN202410002697.X
申请日：2024-01-02
Applicant: 三星电子株式会社
Abstract: 提供用于静电放电保护的装置，所述装置包括：第一钳位电路，电连接在第一节点与第二节点之间；以及第二钳位电路，电连接在第二节点与第三节点之间，其中，第一钳位电路包括：第一可控硅整流器(SCR)，包括第一导电类型的第一区域、第二导电类型的第二区域、第一导电类型的第三区域和第二导电类型的第四区域，第一区域连接到第一节点，第四区域连接到第二节点；以及第一栅电极，设置在沟道区域上方，沟道区域包括第二区域和第三区域的结，第二区域和第三区域在第一区域与第四区域之间。
-
公开(公告)号：CN101350348A
公开(公告)日：2009-01-21
申请号：CN200810108758.1
申请日：2006-01-06
Applicant: 三星电子株式会社
CPC classification number: H01L27/0262
Abstract: 一种在第一焊盘和第二焊盘之间的静电放电电路，包括：一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明还涉及一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。
-
公开(公告)号：CN1914731A
公开(公告)日：2007-02-14
申请号：CN200480041393.5
申请日：2004-12-30
Applicant: 三星电子株式会社
IPC: H01L27/04
CPC classification number: H01L27/0266
Abstract: 提供一种缓冲器电路，包括：上拉电路和下拉电路，被配置成分别选择性地上拉和下拉输入/输出焊盘的电压，所述上拉电路和下拉电路连接到单独的电源线以便当在所述输入/输出焊盘上接收到静电放电时不存在通过所述上拉电路的、从所述输入/输出焊盘到所述下拉电路的电流路径。
-
公开(公告)号：CN120035226A
公开(公告)日：2025-05-23
申请号：CN202411040464.5
申请日：2024-07-30
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：第一焊盘，被配置为接收和发送信号；第二焊盘，被输入预定参考电压；以及静电保护电路，包括电连接到第二焊盘并且掺杂有第一导电类型杂质的发射极区域、具有在第一方向和第二方向上围绕发射极区域的形状并且掺杂有与第一导电类型杂质不同的第二导电类型杂质的基极区域、连接到第一焊盘并且具有在第一方向和第二方向上围绕发射极区域的形状的集电极区域、以及设置在集电极区域和基极区域之间并且通过元件隔离膜与集电极区域和基极区域分离的杂质区域。
-
公开(公告)号：CN119170610A
公开(公告)日：2024-12-20
申请号：CN202410674702.1
申请日：2024-05-28
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：衬底，掺杂有第一导电类型杂质；第一阱，掺杂有与第一导电类型杂质不同的第二导电类型杂质；第一有源区域，在第一阱中，该第一有源区域掺杂有第一导电类型杂质，并且通过第一互连部连接到第一焊盘；第二有源区域，在第一阱外部，该第二有源区域掺杂有第二导电类型杂质，并且通过第二互连部连接到第二焊盘；第三有源区域，在第一阱中围绕第一有源区域，并且掺杂有第二导电类型杂质；以及第四有源区域，在第一阱外部围绕第二有源区域，并且掺杂有第一导电类型杂质，其中，第三有源区域中的至少一个和第四有源区域中的至少一个通过第三互连部彼此电连接。
-
Patent Agency Ranking
公开(公告)号：CN112951822A
公开(公告)日：2021-06-11
申请号：CN202011457499.0
申请日：2020-12-10
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底，所述衬底包括P阱区；栅电极，所述栅电极位于所述衬底上；以及第一区域和第二区域，所述第一区域和所述第二区域在与所述栅电极相邻的相对侧形成在所述衬底中，所述第一区域包括位于所述衬底中的第一N阱区以及位于所述第一N阱区中的第二N阱区、第一杂质区和第二杂质区，所述第二区域包括位于所述衬底中的第三杂质区和位于所述第三杂质区中的第四杂质区，所述第二N阱区的掺杂浓度大于所述第一N阱区的掺杂浓度，并且所述第二杂质区的掺杂浓度大于所述第二N阱区的掺杂浓度。
-
公开(公告)号：CN112928110A
公开(公告)日：2021-06-08
申请号：CN202011036926.8
申请日：2020-09-27
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：第一阱区，在衬底中并且彼此间隔开；连接掺杂区，在第一阱区之间；以及第一互连线，通过第一触点电连接到连接掺杂区。第一阱区和连接掺杂区包括具有第一导电类型的杂质，并且连接掺杂区中的杂质的浓度高于第一阱区中的杂质的浓度。第一阱区延伸到衬底中的深度大于连接掺杂区延伸到衬底中的深度。连接掺杂区的第一部分设置在第一阱区中，并且连接掺杂区的第二部分接触衬底。
-
公开(公告)号：CN1825588A
公开(公告)日：2006-08-30
申请号：CN200610005724.0
申请日：2006-01-06
Applicant: 三星电子株式会社
CPC classification number: H01L27/0262
Abstract: 一种在第一焊盘和第二焊盘之间的静电放电电路，包括：一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明还涉及一种使由静电放电事件引起的静电电流耗散的方法。
-
公开(公告)号：CN119108391A
公开(公告)日：2024-12-10
申请号：CN202410747778.2
申请日：2024-06-11
Applicant: 三星电子株式会社
Abstract: 一种装置包括：第一可控硅整流器，其包括第一PNP双极结型晶体管(BJT)和第一NPN BJT；以及场效应晶体管(FET)，其被配置为基于在第一可控硅整流器的阳极和第一可控硅整流器的阴极之间发生的静电放电来触发第一可控硅整流器。第一PNP BJT的发射极对应于在第一方向上彼此间隔开的多个第一p+区。FET通过被设置在多个第一p+区之间的至少一个第一n+区连接到第一可控硅整流器。
-
公开(公告)号：CN119069472A
公开(公告)日：2024-12-03
申请号：CN202410540229.8
申请日：2024-04-30
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 本公开涉及一种半导体装置。示例半导体装置包括：通过第一器件隔离膜彼此隔离的第一阱区域和第二阱区域；NPN晶体管，其由第一集电极区域和第一发射极区域提供，第一集电极区域形成在第一阱区域中并且包括第一导电类型的杂质，第一发射极区域形成在第二阱区域中并且包括第一导电类型的杂质；PNP晶体管，其由第二发射极区域和第二集电极区域提供，第二发射极区域形成在第一阱区域中并且包括与第一导电类型不同的第二导电类型的杂质，第二集电极区域形成在第二阱区域中并且包括第二导电类型的杂质；以及NMOS晶体管，其包括形成在第二阱区域中并且包括第一导电类型的杂质的源极区域和漏极区域、以及设置在源极区域与漏极区域之间的栅极结构。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.027 seconds)
