公开(公告)号：CN119068932A

公开(公告)日：2024-12-03

申请号：CN202410658913.6

申请日：2024-05-27

Applicant: 三星电子株式会社

Inventor： 朴基硕 ,  金度翰 ,  裵敏秀 ,  裵昶贤 ,  孙永训 ,  柳慧承 ,  李妍和 ,  林大铉 ,  崔仁寿 ,  韩基德

IPC: G11C7/22 ,  G11C11/407 ,  G06F13/16

Abstract: 提供了一种训练存储器设备的方法。在第一至第三DCA训练步骤中，基于数据信号的眼窗口大小来计算第一至第三DCA码组合中的每一个的得分，并且响应于得分之间发生的平局，基于数据信号的偶数眼窗口最小值和奇数眼窗口最小值之和来选择DCA码组合。

公开(公告)号：CN118690190A

公开(公告)日：2024-09-24

申请号：CN202410196078.9

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 韩基德 ,  朴基硕 ,  孙永训 ,  金度翰 ,  裵敏秀 ,  李姸和 ,  崔仁寿

IPC: G06F18/214 ,  G06F1/06 ,  G06F13/16

Abstract: 一种响应于占空比调节器(DCA)代码来调节数据信号的眼窗的存储器设备的训练方法，包括：执行第一训练操作，该第一训练操作选择与第一内部时钟信号相对应的第一DCA代码，该第一内部时钟信号相对于参考内部时钟信号具有180°的相位差，以及执行第二训练操作，该第二训练操作选择分别与第二内部时钟信号和第三内部时钟信号相对应的第二DCA代码和第三DCA代码，该第二内部时钟信号和第三内部时钟信号相对于参考内部时钟信号具有90°和270°的相位差。在第一训练操作中，以两个单位间隔为单位测量数据信号的眼窗大小，并且在第二训练操作中，以一个单位间隔为单位测量数据信号的眼窗大小。

公开(公告)号：CN112216321A

公开(公告)日：2021-01-12

申请号：CN202010441726.4

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 吴知赫 ,  朴永辰 ,  金昞直 ,  朴基硕

IPC: G11C11/406

Abstract: 公开一种存储器装置，所述存储器装置包括：多个存储器芯片，用于响应于控制命令和地址信号来写入和读取数据；以及控制逻辑电路，用于将控制命令和地址信号传送到所述多个存储器芯片，并从存储器控制器接收第一命令，第一命令用于对所述多个存储器芯片中的至少一个存储器芯片执行与刷新操作不同的第一操作。控制逻辑电路响应于刷新命令，将第一命令发送到所述多个存储器芯片中的至少一个存储器芯片并在预定的刷新时间间隔期间执行第一操作，而不执行刷新操作。

公开(公告)号：CN112216321B

公开(公告)日：2024-12-10

申请号：CN202010441726.4

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 吴知赫 ,  朴永辰 ,  金昞直 ,  朴基硕

IPC: G11C11/406

Abstract: 公开一种存储器装置，所述存储器装置包括：多个存储器芯片，用于响应于控制命令和地址信号来写入和读取数据；以及控制逻辑电路，用于将控制命令和地址信号传送到所述多个存储器芯片，并从存储器控制器接收第一命令，第一命令用于对所述多个存储器芯片中的至少一个存储器芯片执行与刷新操作不同的第一操作。控制逻辑电路响应于刷新命令，将第一命令发送到所述多个存储器芯片中的至少一个存储器芯片并在预定的刷新时间间隔期间执行第一操作，而不执行刷新操作。