-
公开(公告)号：CN114068455A
公开(公告)日：2022-02-18
申请号：CN202110735198.8
申请日：2021-06-30
Applicant: 三星电子株式会社
Inventor： 李廷必
Abstract: 一种半导体装置包括设置在半导体衬底上并且彼此间隔开的第一集成电路和第二集成电路。布线结构设置在所述半导体衬底上并且将所述第一集成电路和所述第二集成电路电连接。第一TSV区域和第二TSV区域设置在所述第一集成电路和所述第二集成电路之间。所述第一TSV区域和所述第二TSV区域分别包括穿过所述半导体衬底的多个第一TSV结构和多个第二TSV结构。所述布线结构在所述第一TSV区域和所述第二TSV区域之间穿过。
-
公开(公告)号：CN115360203A
公开(公告)日：2022-11-18
申请号：CN202210423619.8
申请日：2022-04-21
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 可以提供一种半导体封装，该半导体封装包括包含通孔的衬底、在衬底上的图像传感器结构、以及在衬底上并与图像传感器结构间隔开的第一透明衬底。图像传感器结构包括在衬底上的逻辑芯片、在逻辑芯片的有源表面上的第一感测芯片以及在逻辑芯片的无源表面上并通过垂直穿透逻辑芯片的第一通路连接到逻辑芯片的有源表面的第二感测芯片。在逻辑芯片的底表面上，第一感测芯片和第二感测芯片中的一个的至少一部分在通孔中。
-
公开(公告)号：CN105095096B
公开(公告)日：2020-03-27
申请号：CN201510257186.3
申请日：2015-05-19
Applicant: 三星电子株式会社
Abstract: 提供一种存储交换方法和使用该存储交换方法的数据处理系统，所述存储交换方法包括：从主机装置接收用于存储交换任务的队列信息；基于队列信息执行存储装置中的存储交换任务的一部分；在完成执行存储交换任务的所述一部分之后，从主机装置接收与队列信息对应的命令；以及根据命令通过利用预先执行的存储交换任务的所述一部分的结果来执行存储交换任务的剩余部分。
-
Patent Agency Ranking
公开(公告)号：CN101162430A
公开(公告)日：2008-04-16
申请号：CN200710004760.X
申请日：2007-01-30
Applicant: 三星电子株式会社
Inventor： 李廷必
IPC: G06F9/445
CPC classification number: G06F13/4239
Abstract: 存储卡包括总线、连接到总线的中央处理单元(CPU)、连接到总线的易失性存储器、非易失性存储器以及主机接口。主机接口从主机接收第一命令信号并输出复位信号以复位CPU、从主机接收更新应用程序并向该易失性存储器输出该更新应用程序、从主机接收第二命令信号并输出复位释放信号以释放CPU的复位状态、以及从主机接收更新程序并向该非易失性存储器输出该更新程序。响应于该复位释放信号，CPU执行存储在该易失性存储器中的更新应用程序，以把该更新程序输出到该非易失性存储器。
-
公开(公告)号：CN101004664A
公开(公告)日：2007-07-25
申请号：CN200610172094.6
申请日：2006-12-28
Applicant: 三星电子株式会社
Inventor： 李廷必
CPC classification number: G06F11/1068 , G11C16/102
Abstract: 提出了一种存储卡，包括存储器控制器和非易失性存储器。将非易失性存储器配置用于响应于来自存储器控制器的指令来执行拷回操作。非易失性存储器包括单元阵列、页缓冲器和数据比较器。单元阵列包括多个页。将页缓冲器配置用于从多个页的源页读取数据，并且由存储器控制器选择源页。将数据比较器配置用于确定在读操作期间是否发生读错误。将存储器控制器配置用于纠正页缓冲器的已读数据的读错误，并且如果确定已经发生读错误，则向页缓冲器传送已纠正的数据。其中还提出了相关的非易失性存储器和拷回操作。
-
公开(公告)号：CN108121674A
公开(公告)日：2018-06-05
申请号：CN201711145085.2
申请日：2017-11-17
Applicant: 三星电子株式会社
CPC classification number: G06F3/0616 , G06F3/061 , G06F3/0656 , G06F3/0659 , G06F3/0679 , G06F13/28 , G06F13/1673 , G06F3/0604 , G06F3/0631
Abstract: 公开一种用于缓冲器分配的控制器和存储装置及操作存储装置的方法。所述存储装置包括：非易失性存储器，包括多个非易失性存储器单元；缓冲器，包括将被分配给从主机获取的多个命令的多个存储空间；存储控制器，通过多个通道连接到非易失性存储器，所述存储控制器被配置为存储与所述多个通道中的每个通道的工作量对应的状态信息并将缓冲器分配给所述多个命令，其中，分配基于状态信息。
-
公开(公告)号：CN101162430B
公开(公告)日：2017-03-01
申请号：CN200710004760.X
申请日：2007-01-30
Applicant: 三星电子株式会社
Inventor： 李廷必
IPC: G06F9/445
CPC classification number: G06F13/4239
Abstract: 存储卡包括总线、连接到总线的中央处理单元(CPU)、连接到总线的易失性存储器、非易失性存储器以及主机接口。主机接口从主机接收第一命令信号并输出复位信号以复位CPU、从主机接收更新应用程序并向该易失性存储器输出该更新应用程序、从主机接收第二命令信号并输出复位释放信号以释放CPU的复位状态、以及从主机接收更新程序并向该非易失性存储器输出该更新程序。响应于该复位释放信号，CPU执行存储在该易失性存储器中的更新应用程序，以把该更新程序输出到该非易失性存储器。
-
公开(公告)号：CN105095096A
公开(公告)日：2015-11-25
申请号：CN201510257186.3
申请日：2015-05-19
Applicant: 三星电子株式会社
Abstract: 提供一种存储交换方法和使用该存储交换方法的数据处理系统，所述存储交换方法包括：从主机装置接收用于存储交换任务的队列信息；基于队列信息执行存储装置中的存储交换任务的一部分；在完成执行存储交换任务的所述一部分之后，从主机装置接收与队列信息对应的命令；以及根据命令通过利用预先执行的存储交换任务的所述一部分的结果来执行存储交换任务的剩余部分。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
