-
公开(公告)号：CN113744775B
公开(公告)日：2025-02-18
申请号：CN202110041714.7
申请日：2021-01-13
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多条字线与所述多个存储器单元连接；位线感测放大器，通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接；和列解码器，被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括：与第一位线连接的第一区段以及与第二位线连接的第二区段，并且第一区段和第二区段针对与行相关的错误彼此独立。
-
公开(公告)号：CN119446216A
公开(公告)日：2025-02-14
申请号：CN202410497815.9
申请日：2024-04-24
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C7/08 , G11C7/12
Abstract: 公开了具有计算功能的存储器装置及其操作方法。所述具有计算功能的存储装置包括：第一单元阵列，包括连接到字线的第一存储器单元；第二单元阵列，包括连接到所述字线的第二存储器单元；第一位线感测放大器，感测连接到第一存储器单元的第一位线的第一电压；第二位线感测放大器，感测连接到第二存储器单元的第二位线的第二电压；第一列选择电路，基于第一列计算选择信号输出第一电压之中的第一输出信号；第二列选择电路，基于与第一列计算选择信号不同的第二列计算选择信号输出第二电压之中的第二输出信号；以及列计算控制电路，生成第一列计算选择信号和第二列计算选择信号。
-
公开(公告)号：CN111090387B
公开(公告)日：2023-07-28
申请号：CN201910952640.5
申请日：2019-10-09
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括：响应于外部设备进入页面故障模式，将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器；从所述外部设备接收第一刷新命令；以及响应于所述第一刷新命令，在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作，并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。
-
-
公开(公告)号：CN119229918A
公开(公告)日：2024-12-31
申请号：CN202410807805.0
申请日：2024-06-21
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 根据实施例的存储器装置包括存储器单元阵列、寄存器和刷新控制器，所述存储器单元阵列包括放置在多个行中的多个存储器单元，所述寄存器被配置为存储对应于多个行的行地址和多个行的访问计数，所述刷新控制器被配置为基于存储的行地址和接收到刷新命令确定刷新地址，以及基于刷新地址与先前对目标行执行的刷新相关联并且对应于目标行的行的访问计数达到阈值而改变目标行的刷新周期。
-
Patent Agency Ranking
公开(公告)号：CN111258842A
公开(公告)日：2020-06-09
申请号：CN201910846662.3
申请日：2019-09-09
Applicant: 三星电子株式会社
IPC: G06F11/30
Abstract: 公开存储器模块和存储器系统。一种存储器系统包括：存储器装置，其中具有多个易失性存储器模块；以及存储器控制器，电结合到所述多个易失性存储器模块。存储器控制器被配置为：响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号，校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误，并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。
-
公开(公告)号：CN114863969A
公开(公告)日：2022-08-05
申请号：CN202111204990.7
申请日：2021-10-15
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/4063
Abstract: 提供一种跳过刷新操作的存储器件及其操作方法。所述存储器件包括：存储单元阵列，所述存储单元阵列包括N个行；刷新控制器，所述刷新控制器被配置为基于刷新命令控制针对所述存储单元阵列的所述N个行的刷新操作；以及访问信息存储电路，所述访问信息存储电路包括多个寄存器，所述多个寄存器被配置为存储与所述N个行中的每一行对应的标志信息，其中，所述标志信息在具有第一值时指示已被访问的行，并且在具有第二值时指示未被访问的行。所述刷新控制器进一步被配置为：基于与所述第一行对应的所述标志信息，控制是否在针对所述第一行的刷新定时针对所述N个行中的第一行执行刷新操作。
-
公开(公告)号：CN113744775A
公开(公告)日：2021-12-03
申请号：CN202110041714.7
申请日：2021-01-13
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置和包括存储器装置的存储器模块。所述存储器装置包括与多个存储器存储体通信的外围电路。所述多个存储体中的每个包括：存储器单元阵列，包括多个存储器单元；行解码器，通过多条字线与所述多个存储器单元连接；位线感测放大器，通过包括第一位线和第二位线的多条位线与所述多个存储器单元连接；和列解码器，被配置为将位线感测放大器与外围电路连接。存储器单元阵列包括：与第一位线连接的第一区段以及与第二位线连接的第二区段，并且第一区段和第二区段针对与行相关的错误彼此独立。
-
公开(公告)号：CN111090387A
公开(公告)日：2020-05-01
申请号：CN201910952640.5
申请日：2019-10-09
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了存储模块、操作其的方法以及操作控制其的主机的方法。所述存储模块包括动态随机存取存储器(DRAM)装置、非易失性存储器装置和高速缓冲存储器。操作所述存储模块的方法包括：响应于外部设备进入页面故障模式，将存储在所述非易失性存储器装置中的目标数据复制到所述高速缓冲存储器；从所述外部设备接收第一刷新命令；以及响应于所述第一刷新命令，在第一刷新参考时间内执行与所述DRAM装置相关联的第一刷新操作，并且将复制到所述高速缓冲存储器的所述目标数据移动到所述DRAM装置。
-
公开(公告)号：CN111258842B
公开(公告)日：2024-06-04
申请号：CN201910846662.3
申请日：2019-09-09
Applicant: 三星电子株式会社
IPC: G06F11/30
Abstract: 公开存储器模块和存储器系统。一种存储器系统包括：存储器装置，其中具有多个易失性存储器模块；以及存储器控制器，电结合到所述多个易失性存储器模块。存储器控制器被配置为：响应于由所述多个易失性存储器模块中的第一易失性存储器模块生成报警信号，校正所述多个易失性存储器模块中的第一易失性存储器模块中的错误，并且在生成报警信号时并发地进行刷新所述多个易失性存储器模块中的第二易失性存储器模块的至少一部分的操作。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.03 seconds)
