-
公开(公告)号：CN116126584A
公开(公告)日：2023-05-16
申请号：CN202211410082.8
申请日：2022-11-11
Applicant: 三星电子株式会社
Abstract: 提供了存储装置和主机存储系统。存储装置包括：非易失性存储器，其存储第一原始数据和第一奇偶校验数据；存储控制器，其从外部存储装置接收与第一原始数据不同的第二原始数据，并且从非易失性存储器接收第一奇偶校验数据；以及计算引擎，其从存储控制器接收第一奇偶校验数据和第二原始数据并计算第一奇偶校验数据和第二原始数据，并且恢复与第一原始数据和第二原始数据不同的第三原始数据，其中，存储控制器从计算引擎接收第三原始数据，并且将第三原始数据发送到主机和外部存储装置。
-
公开(公告)号：CN111009268A
公开(公告)日：2020-04-14
申请号：CN201910742115.0
申请日：2019-08-12
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种存储器设备包括存储器单元阵列、信息寄存器和预取电路。存储器单元阵列存储有效数据阵列、基阵列和目标数据阵列，其中有效数据阵列包括第一数据的元素中的有效元素，基阵列包括指示与有效元素对应的位置值的位置元素，目标数据阵列包括第二数据的与位置值对应的目标元素。信息寄存器存储包括目标数据阵列的起始地址和目标元素的单位大小的间接存储器访问信息。预取电路基于间接存储器访问信息预取与从存储器单元阵列读取的位置元素对应的目标元素。
-
公开(公告)号：CN109753237A
公开(公告)日：2019-05-14
申请号：CN201811204256.9
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了一种计算设备和非易失性双列直插式存储器模块。计算设备包括处理器和连接到处理器的非易失性双列直插式存储器模块(NVDIMM)。NVDIMM包括：第一存储器，具有第一处理速度和第一存储容量；第二存储器，具有低于所述第一处理速度的第二处理速度和大于所述第一存储容量的第二存储容量；控制器，在第一存储器和第二存储器之间驱逐或提取数据。当处理器识别出用于驱逐数据的第一情况或用于预取数据的第二情况时，处理器向NVDIMM发送包括以下信息的命令：与第一情况或第二情况相关联的数据的逻辑地址的第一信息、与第一情况或第二情况相关联的数据的长度的第二信息以及指示第一情况或第二情况的第三信息。
-
公开(公告)号：CN111009268B
公开(公告)日：2025-05-13
申请号：CN201910742115.0
申请日：2019-08-12
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种存储器设备包括存储器单元阵列、信息寄存器和预取电路。存储器单元阵列存储有效数据阵列、基阵列和目标数据阵列，其中有效数据阵列包括第一数据的元素中的有效元素，基阵列包括指示与有效元素对应的位置值的位置元素，目标数据阵列包括第二数据的与位置值对应的目标元素。信息寄存器存储包括目标数据阵列的起始地址和目标元素的单位大小的间接存储器访问信息。预取电路基于间接存储器访问信息预取与从存储器单元阵列读取的位置元素对应的目标元素。
-
公开(公告)号：CN113138950B
公开(公告)日：2024-11-05
申请号：CN202011284417.7
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 一种计算系统包括：主机；第一电子装置，其包括存储器和加速器；以及第二电子装置，其包括直接存储器访问(DMA)引擎。基于通过第一电子装置从主机发送的命令，DMA引擎将数据和命令的完成信息发送到第一电子装置。存储器包括存储数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。DMA引擎将数据发送到第一电子装置，然后将完成信息发送到第一电子装置。
-
Patent Agency Ranking
公开(公告)号：CN112395235A
公开(公告)日：2021-02-23
申请号：CN202010363031.9
申请日：2020-04-30
Applicant: 三星电子株式会社
Abstract: 提供了一种用于降低串行连接的电子装置之间的延迟的计算系统。所述计算系统包括：主机；第一电子装置，连接到主机；以及第二电子装置，通过第一电子装置与主机通信。第一电子装置基于从主机发送的门铃请求写入主机的提交队列中的写入命令，存储从主机发送的写入命令，请求存储在主机的数据缓冲器中的写入数据，并且存储从主机发送的数据缓冲器的写入数据。
-
公开(公告)号：CN113238809B
公开(公告)日：2025-03-07
申请号：CN202011164547.7
申请日：2020-10-27
Applicant: 三星电子株式会社
Abstract: 提供了执行主机的卸载任务的存储设备和存储系统。所述存储设备包括第一接口、运算电路和非易失性存储器。所述第一接口从主机设备接收第一数据块。所述运算电路通过处理所述第一数据块来生成第一处理数据，并且生成指示所述第一处理数据的大小的第一信号。所述非易失性存储器在要存储所述第一处理数据的存储位置被基于所述第一信号指定给所述存储设备时将所述第一处理数据存储在所述存储位置。所述第一接口向所述主机设备输出所述第一信号。
-
公开(公告)号：CN109753237B
公开(公告)日：2024-04-05
申请号：CN201811204256.9
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了一种计算设备和非易失性双列直插式存储器模块。计算设备包括处理器和连接到处理器的非易失性双列直插式存储器模块(NVDIMM)。NVDIMM包括：第一存储器，具有第一处理速度和第一存储容量；第二存储器，具有低于所述第一处理速度的第二处理速度和大于所述第一存储容量的第二存储容量；控制器，在第一存储器和第二存储器之间驱逐或提取数据。当处理器识别出用于驱逐数据的第一情况或用于预取数据的第二情况时，处理器向NVDIMM发送包括以下信息的命令：与第一情况或第二情况相关联的数据的逻辑地址的第一信息、与第一情况或第二情况相关联的数据的长度的第二信息以及指示第一情况或第二情况的第三信息。
-
公开(公告)号：CN116414724A
公开(公告)日：2023-07-11
申请号：CN202211274828.7
申请日：2022-10-18
Applicant: 三星电子株式会社
IPC: G06F12/02 , G06F12/0873
Abstract: 提供了存储设备、操作存储设备的方法和操作存储系统的方法。所述存储设备与主机设备通信。所述操作存储设备的方法包括：从所述主机设备接收访问目标数据的请求；基于所述请求执行间接访问模块；所述间接访问模块基于所述请求的访问参数确定指示所述目标数据的位置的目标地址；所述间接访问模块基于所述目标地址访问数据块；和所述间接访问模块向所述主机设备提供所访问的数据块或者所访问的数据块中的所述目标数据。
-
公开(公告)号：CN116204454A
公开(公告)日：2023-06-02
申请号：CN202211030985.3
申请日：2022-08-26
Applicant: 三星电子株式会社
Inventor： 赵仁顺
IPC: G06F12/0831
Abstract: 公开了一种电子装置的操作方法，所述电子装置包括处理器和存储器，所述方法包括：在第一偏置模式下，在没有外部主机装置的控制的情况下使用处理器访问存储器；当第一偏置模式结束时，从处理器向外部主机装置发送存储器的信息；以及在第二偏置模式下，在外部主机装置的控制下使用处理器访问存储器。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.027 seconds)
