公开(公告)号：CN111597501B

公开(公告)日：2024-11-26

申请号：CN202010104592.7

申请日：2020-02-20

Applicant: 三星电子株式会社

Inventor： 姜冬岩 ,  牛迪民 ,  郑宏忠

IPC: G06F17/16 ,  G06F7/544 ,  G06N3/063

Abstract: 本发明提供一种自适应性矩阵乘法器的系统。在一些实施例中，所述自适应性矩阵乘法器的系统包括第一乘法单元、第二乘法单元、存储器加载电路及外缓冲器电路。所述第一乘法单元包括第一内缓冲器电路及第二内缓冲器电路，且所述第二乘法单元包括第一内缓冲器电路及第二内缓冲器电路。所述存储器加载电路被配置成在突发脉冲存储器访问模式的单个突发脉冲中将来自存储器的数据加载到以下中：第一乘法单元的第一内缓冲器电路；以及第二乘法单元的第一内缓冲器电路。

公开(公告)号：CN109976808B

公开(公告)日：2024-11-19

申请号：CN201811590387.5

申请日：2018-12-25

Applicant: 三星电子株式会社

Inventor： 谷芃 ,  克里希纳·T·马拉迪 ,  郑宏忠

IPC: G06F9/30 ,  G06F7/487

Abstract: 根据本公开的一些示例性实施例，提供一种存储器查找机制的方法与系统以及存储器裸片，所述方法包括：使用存储器裸片、利用查找表方法学通过存取被存储在所述存储器裸片上的查找表来实施乘法运算，所述查找表包括浮点运算结果；由所述存储器裸片向逻辑裸片发送所述乘法运算的结果，所述逻辑裸片包括处理器及缓冲器；以及由所述逻辑裸片使用计算单元实施矩阵乘法运算。

公开(公告)号：CN109390015B

公开(公告)日：2024-04-02

申请号：CN201810620354.4

申请日：2018-06-15

Applicant: 三星电子株式会社

Inventor： 张牧天 ,  牛迪民 ,  郑宏忠

IPC: G11C16/08 ,  G11C16/24

Abstract: 本发明提供一种存储器装置及存储器模块。存储器装置包括双晶体管单电容器动态随机存取存储器的阵列以及存储器控制器。动态随机存取存储器单元被排列成多行动态随机存取存储器单元及多列动态随机存取存储器单元。存储器控制器处于存储器装置的内部且耦合到动态随机存取存储器单元的阵列。存储器控制器能够接收被输入到存储器装置的命令且能够响应于所接收的命令来控制对动态随机存取存储器单元的阵列的行主序存取及列主序存取。本发明提供支持行“主序”存取及列“主序”存取二者的动态随机存取存储器架构，以使得可利用实质上相等的速度及效率来对行与列二者进行存取。

公开(公告)号：CN108694134B

公开(公告)日：2023-11-21

申请号：CN201810315719.2

申请日：2018-04-10

Applicant: 三星电子株式会社

Inventor： 张牧天 ,  南喜铉 ,  金暎植 ,  赵永进 ,  牛迪民 ,  郑宏忠

IPC: G06F12/0877 ,  G06F12/0888

公开(公告)号：CN110928810B

公开(公告)日：2023-11-14

申请号：CN201910609176.X

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 郑宏忠 ,  K.T.马拉迪 ,  牛迪民 ,  P.古

IPC: G06F13/16

Abstract: 高带宽存储器(HBM)系统包括第一HBM+卡。第一HBM+卡包括多个HBM+立方体。每个HBM+立方体具有逻辑裸芯和存储器裸芯。第一HBM+卡还包括：HBM+卡控制器，耦接到多个HBM+立方体中的每一个并且被配置为与主机接口；引脚连接，被配置为连接到主机，以及结构连接，被配置为连接到至少一个HBM+卡。

公开(公告)号：CN108345432B

公开(公告)日：2023-11-07

申请号：CN201810013193.2

申请日：2018-01-05

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马兰迪 ,  郑宏忠

IPC: G06F3/06 ,  G06F12/02

Abstract: 一种动态地选择存储器系统中的去重粒度以减少去重粒度并提高哈希表效率的方法，该方法包括：在使用存储器系统的应用的应用层处选择一个或多个去重粒度，该一个或多个去重粒度是根据存储器系统的特征来选择的；以及分配与所选择的一个或多个去重粒度中的每一个相对应的存储区域，其中该方法可以使用存储器管理器来共享存储器转换表和哈希表，并且系统可以使用该方法，使得对于频繁使用的行能够使用更高容量的预分配计数器字段。

公开(公告)号：CN109508316B

公开(公告)日：2023-08-18

申请号：CN201810909419.7

申请日：2018-08-10

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马拉迪 ,  郑宏忠

IPC: G06F15/78

Abstract: 本发明提供一种设备，所述设备可包含可至少部分地由任务调度程序控制的异构计算环境，其中异构计算环境可包含：处理单元，具有配置成执行指令的固定逻辑电路；可重编程处理单元，具有配置成执行指令的可重编程逻辑电路，所述指令包含用以控制存储器内处理功能的指令；以及高带宽存储器裸片的堆叠，其中每一堆叠可配置成存储数据并提供由可重编程处理单元可控制的存储器内处理功能，从而使得可重编程处理单元至少部分地与高带宽存储器裸片一起堆叠。任务调度程序可配置成在处理单元与可重编程处理单元之间调度计算任务。本发明也提供一种异构计算环境的系统。

公开(公告)号：CN108427647B

公开(公告)日：2023-08-08

申请号：CN201711136385.4

申请日：2017-11-16

Applicant: 三星电子株式会社

Inventor： 张牧天 ,  牛迪民 ,  郑宏忠

IPC: G06F12/06 ,  G06F12/0875

Abstract: 公开一种读取数据的方法以及混合存储器模块。根据一个实施例，所述方法包括：提供一种混合存储器模块，包括：DRAM缓存；闪存；以及用于存储元数据缓存的SRAM；通过对从主机计算机接收的数据访问请求进行解码获取主机地址，其中，主机地址包括DRAM缓存标签和DRAM缓存索引；从DRAM缓存索引获取元数据地址，其中，元数据地址包括元数据缓存标签和元数据缓存索引；基于在SRAM的元数据缓存中的匹配的元数据缓存条目的存在，确定元数据缓存命中；在元数据缓存命中的情况下，从DRAM缓存获取数据并跳过对DRAM缓存的元数据的访问；将从DRAM缓存获取的数据返回到主机计算机。

公开(公告)号：CN108459974B

公开(公告)日：2023-07-07

申请号：CN201810070897.3

申请日：2018-01-24

Applicant: 三星电子株式会社

Inventor： 克里希纳·T·马兰迪 ,  郑宏忠

IPC: G06F12/0895

Abstract: 根据本发明的一些实施例，提供了一种用于具有主机处理器的处理设备的混合高速缓存存储器，所述混合高速缓存存储器包括：高带宽存储器(HBM)，被配置为存储主机数据；在同一封装中与HBM物理集成的非易失性存储器(NVM)，被配置为存储HBM处的主机数据的副本；以及高速缓存控制器，被配置为与主机处理器进行双向通信，并且管理HBM和NVM之间的数据传输，并且响应于从主机处理器接收到的命令来管理混合高速缓存存储器和主机处理器之间的数据传输。

公开(公告)号：CN107656878B

公开(公告)日：2023-06-13

申请号：CN201710515631.0

申请日：2017-06-29

Applicant: 三星电子株式会社

Inventor： 泰勒·施托克赛达尔 ,  张牧天 ,  郑宏忠

IPC: G06F12/0802 ,  G06F12/1045

Abstract: 提供了一种具有内存高速缓存管理器的高带宽存储器。一种使用高带宽存储器作为高速缓存存储器的系统和方法。高带宽存储器可包括：逻辑管芯和堆叠在逻辑管芯上的多个动态随机存取存储器管芯。逻辑管芯可包括高速缓存管理器，其中，高速缓存管理器可通过符合JESD235A标准的外部接口与外部系统连接，其中，高速缓存管理器可包括地址转译器、命令转译器和标签比较器。地址转译器可将通过外部接口接收到的每一个物理地址转译成标签值、存储器管芯的栈中的标签地址和存储器管芯的栈中的数据地址。标签比较器可根据由地址转译器产生的标签值与存储在标签地址处的标签值是否匹配来确定是发生了高速缓存命中或还是发生了高速缓存未命中。