公开(公告)号：CN116613108A

公开(公告)日：2023-08-18

申请号：CN202310142510.1

申请日：2023-02-08

Applicant: 三星电子株式会社

Inventor： 金永仁 ,  朴钟爀 ,  权炳昊

IPC: H01L21/8234

Abstract: 一种半导体器件的制造方法，包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成初步隔离结构，其中第一虚设凹陷形成在初步隔离结构中并与虚设沟槽重叠；在初步隔离结构上形成下掩模层，其中第二虚设凹陷形成在下掩模层中并与第一虚设凹陷重叠；形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。

公开(公告)号：CN118742027A

公开(公告)日：2024-10-01

申请号：CN202311854020.0

申请日：2023-12-29

Applicant: 三星电子株式会社

Inventor： 金永仁 ,  权炳昊 ,  金睿一 ,  朴钟爀 ,  裴珍宇 ,  宋景浚 ,  蒋明在 ,  周炳秀

IPC: H10B12/00 ,  H10B63/00

Abstract: 提供了制造半导体装置和半导体装置。该方法包括：在半导体衬底中形成限定有源区的器件隔离沟槽；形成覆盖半导体衬底的顶表面和器件隔离沟槽的内壁的第一衬垫电介质层；形成覆盖第一衬垫电介质层的第二衬垫电介质层；形成填充器件隔离沟槽的埋置电介质层；对第二衬垫电介质层和埋置电介质层执行抛光工艺以形成器件隔离结构；形成与有源区相交的掩模图案；以及部分地图案化有源区和器件隔离结构以形成栅极沟槽。在抛光工艺之后，第一衬垫电介质层、第二衬垫电介质层和埋置电介质层具有通过抛光工艺形成的彼此共面的顶表面。