设计集成电路的方法,以及制造集成电路的方法

    公开(公告)号:CN108959693B

    公开(公告)日:2023-08-11

    申请号:CN201810461072.4

    申请日:2018-05-15

    Abstract: 一种制造集成电路(IC)的方法包括通过对布局数据执行DRC来从所述IC的布局数据检测多边形之间的连通性并提取布局网表。所述DRC包括加载包含DRC语法的规则文件。所述方法包括对所提取的布局网表和所述IC的原理图数据执行LVS验证以生成LVS结果数据。所述方法包括根据基于布局数据和LVS结果数据的布局来制造IC。

    设计集成电路的方法,以及制造集成电路的方法

    公开(公告)号:CN108959693A

    公开(公告)日:2018-12-07

    申请号:CN201810461072.4

    申请日:2018-05-15

    Abstract: 一种制造集成电路(IC)的方法包括通过对布局数据执行DRC来从所述IC的布局数据检测多边形之间的连通性并提取布局网表。所述DRC包括加载包含DRC语法的规则文件。所述方法包括对所提取的布局网表和所述IC的原理图数据执行LVS验证以生成LVS结果数据。所述方法包括根据基于布局数据和LVS结果数据的布局来制造IC。

Patent Agency Ranking