用于计算系统控制的设备和方法
    2.
    发明公开

    公开(公告)号:CN117591230A

    公开(公告)日:2024-02-23

    申请号:CN202310474015.0

    申请日:2023-04-27

    Inventor: 权亨达 金成范

    Abstract: 公开了用于计算系统控制的设备和方法。所述用于计算系统控制的设备包括:接收器,被配置为接收用于控制构成计算系统的多个组件的操作模式;以及处理器,被配置为:基于操作模式、用于处理所述多个组件的操作的时间限制和所述多个组件的操作时间来确定用于控制所述多个组件的参数;基于所述参数来分配所述多个组件的工作负荷;并且基于分配的工作负荷来处理所述操作。

    包括FPGA的电子系统及其操作方法

    公开(公告)号:CN112035397B

    公开(公告)日:2024-04-16

    申请号:CN202010297936.0

    申请日:2020-04-15

    Abstract: 公开了一种电子系统及其操作方法。一种包括现场可编程门阵列(FPGA)的电子系统的方法,包括:通过处理电路将高级语言的代码综合为硬件描述语言的代码;通过处理电路根据硬件描述语言的代码设计包括在现场可编程门阵列中的知识产权(IP)块的电路;以及通过处理电路产生数据库,所述数据库包含与高级语言的代码相对应的参考汇编代码和与知识产权块的电路配置有关的信息。

    用于控制神经网络电路的数据输入和输出的设备

    公开(公告)号:CN113052303A

    公开(公告)日:2021-06-29

    申请号:CN202010919746.8

    申请日:2020-09-04

    Inventor: 权亨达

    Abstract: 公开用于控制神经网络电路的数据输入和输出的设备。所述控制设备包括:存储器;编码电路,被配置为:接收数据序列,生成压缩的数据序列,在压缩的数据序列中,数据序列的位串中的连续无效位被压缩成压缩的数据序列的单个位,生成指示压缩的数据序列的位串中的有效位和无效位的有效性确定序列,以及将压缩的数据序列和有效性确定序列写入到存储器;以及解码电路,被配置为:从存储器读取压缩的数据序列和有效性确定序列,以及基于有效性确定序列,确定压缩的数据序列的位串中的被设置用于发送到神经网络电路的位,使得神经网络电路省略关于非连续无效位的操作。

    包括FPGA的电子系统及其操作方法

    公开(公告)号:CN112035397A

    公开(公告)日:2020-12-04

    申请号:CN202010297936.0

    申请日:2020-04-15

    Abstract: 公开了一种电子系统及其操作方法。一种包括现场可编程门阵列(FPGA)的电子系统的方法,包括:通过处理电路将高级语言的代码综合为硬件描述语言的代码;通过处理电路根据硬件描述语言的代码设计包括在现场可编程门阵列中的知识产权(IP)块的电路;以及通过处理电路产生数据库,所述数据库包含与高级语言的代码相对应的参考汇编代码和与知识产权块的电路配置有关的信息。

    神经处理单元、神经处理系统和应用系统

    公开(公告)号:CN111178494A

    公开(公告)日:2020-05-19

    申请号:CN201910836241.2

    申请日:2019-09-05

    Abstract: 提供了一种神经处理单元、神经处理系统和应用系统。所述神经处理单元执行包括第一神经网络运算的应用工作,所述神经处理单元包括:第一处理核,其被配置为执行第一神经网络运算;硬件块,其可重构为被配置为执行硬件块工作的硬件核;以及至少一个处理器,其被配置为执行计算机可读指令,以基于第一处理核的第一工作负荷将应用工作的一部分作为硬件块工作分布给硬件块。

    计算装置和处理器实现的方法
    8.
    发明公开

    公开(公告)号:CN114168311A

    公开(公告)日:2022-03-11

    申请号:CN202110543680.1

    申请日:2021-05-19

    Abstract: 公开了一种计算装置和处理器实现的方法。所述计算装置包括:多个处理核;和区块调度器,被配置为:基于先前分配给所述多个处理核的第一区块中的每个的元信息和每个第二区块的元信息,更新所述多个处理核中的每个的成本矩阵,并且使用所述多个处理核中的每个的更新的成本矩阵将第二区块分配给所述多个处理核。

    用于深度学习的方法和设备
    10.
    发明公开

    公开(公告)号:CN114065926A

    公开(公告)日:2022-02-18

    申请号:CN202110155518.2

    申请日:2021-02-04

    Inventor: 权亨达

    Abstract: 公开了一种用于深度学习的方法和设备。所述用于深度学习的设备包括:处理器,被配置为:支持多种不同的操作模式,所述处理器包括:脉动阵列,具有多个乘法器累加器(MAC)单元;以及控制电路,被配置为:针对所述多种不同的操作模式中的每种操作模式,分别控制所述多个MAC单元的选择操作以及所述多个MAC单元之间的数据移动。

Patent Agency Ranking