薄膜晶体管阵列基板、其制造方法、及液晶显示装置

    公开(公告)号:CN102540605A

    公开(公告)日:2012-07-04

    申请号:CN201210007092.7

    申请日:2010-01-22

    Abstract: 本发明提供一种在FFS模式的液晶显示装置中,不使用半透过掩模而能够削减光刻工序数的薄膜晶体管阵列基板、其制造方法、及液晶显示装置。本发明的薄膜晶体管阵列基板具备:源极布线(44),在覆盖栅极布线(43)的栅极绝缘膜(11)上形成;半导体层(2),在栅极绝缘膜(11)上形成,配置在漏极电极(5)下的大致整个面、源极电极(4)下的大致整个面、源极布线(44)下的大致整个面、栅极电极的对面;像素电极(6),在漏极电极(5)上直接重叠形成;透明导电图案(6a),在源极电极(4)和源极布线(44)上,通过与像素电极(6)相同的层直接重叠形成;对置电极(8),在覆盖像素电极(6)和透明导电图案(6a)的层间绝缘膜(12)上形成,在与像素电极(6)之间使边缘电场产生。

    半透射型液晶显示装置
    4.
    发明授权

    公开(公告)号:CN100443967C

    公开(公告)日:2008-12-17

    申请号:CN200610059473.4

    申请日:2006-03-13

    CPC classification number: G02F1/133553 G02F1/136213 G02F2203/09

    Abstract: 本发明提供一种半透射型液晶显示装置,在规定的位置备有反射对比度降低防止电极的半透射型液晶显示装置中,可维持防止反射对比度降低,并且能够防止亮点缺陷。在与源极配线(3)同一层内的像素区域的反射区域(S)上,备有与源极配线(3)仅隔开规定区域形成的反射电极(9)。而且,反射对比度降低防止电极(13)形成在规定区域的上方,具有经由绝缘膜(10)在俯视时与反射电极(9)重叠的区域。而且,反射对比度降低防止电极(13)为电浮置状态。

    半透射型液晶显示装置及其制造方法

    公开(公告)号:CN100380211C

    公开(公告)日:2008-04-09

    申请号:CN200510099912.X

    申请日:2005-09-08

    CPC classification number: G02F1/133555 G02F2001/136218

    Abstract: 本发明的目的在于在将源极布线和反射像素电极设置于同一层上的半透射型液晶显示装置中,提供一种即使在保持源极布线和反射像素电极两者之间的间隔的情况下形成,反射对比度也不会降低的半透射型液晶显示装置。在反射像素电极(65)与源极布线(63)之间的间隔(L)处的、重叠于第一辅助电容电极(23)的位置上,形成用于防止反射对比度降低的、防止对比度降低的电极(95)。

    液晶显示装置及其制造方法

    公开(公告)号:CN101078841A

    公开(公告)日:2007-11-28

    申请号:CN200710105090.0

    申请日:2007-05-22

    Inventor: 永野慎吾

    Abstract: 本发明提供一种具有优良显示品质的液晶显示装置及其制造方法。本发明一实施例的液晶显示装置具有夹在对置配置的阵列基板(110)和对置基板(201)之间的液晶层(203),并在一个像素内设置有反射部和透射部,其中,阵列基板(110)具备:设置在反射部S的反射像素电极(65);设置在反射部S、并在与反射像素电极(65)之间产生倾斜方向电场的反射公共电极(66);设置在透射部T的透射公共电极(92);设置在透射部T、并在与透射公共电极(92)之间产生横方向电场的透射像素电极(91)。

    半透射型TFT阵列衬底以及半透射型液晶显示装置

    公开(公告)号:CN1892308A

    公开(公告)日:2007-01-10

    申请号:CN200610074330.0

    申请日:2006-04-07

    CPC classification number: G02F1/133555 G02F1/136213 G02F1/136259

    Abstract: 提供一种在同一层上设置了源极布线和反射像素电极的半透射型液晶显示装置,即使在保持源极布线和反射像素电极的间隔而形成的情况下,也不降低反射对比度,并且,没有透明像素电极和辅助电容布线发生短路的危险,可修补点缺陷。与透明像素电极(91)在同一层上,在反射区域形成对比度降低防止电极(95)。并且,在平面图上不与辅助电容布线(24)重叠的位置上,设置连接对比度降低防止电极(95)和透明像素电极(91)用的连接部(202)。在对比度降低防止电极(95)和对置电极(未图示)间产生面间短路的情况下,可在连接部(202)上从透明像素电极(91)切断对比度降低防止电极(95)。

    薄膜晶体管阵列衬底及其制造方法

    公开(公告)号:CN1727977A

    公开(公告)日:2006-02-01

    申请号:CN200510089557.8

    申请日:2005-07-27

    Abstract: 不需要增加掩模枚数而能够提供一种具备薄膜晶体管的薄膜晶体管阵列衬底,其中,所述薄膜晶体管是将由含有铝的上层和下层金属层的叠层加工形成的漏极电极兼作反射电极并且漏极电极和象素电极间的接触电阻低。在构成下层的金属膜和上层的铝膜的叠层结构的漏极进行曝光时,通过改变仅一部分区域的曝光量,形成抗蚀剂厚度比其他区域薄的区域之后,与通常相同地形成图案。此后,完全去除该区域的抗蚀剂,仅对露出的铝膜进行选择性蚀刻去除。在该区域设置接触孔,通过该接触孔使得与象素电极电连接,其中,该接触孔形成于漏极电极上的层间绝缘膜。

    布线构造和具备其的薄膜晶体管阵列基板以及显示装置

    公开(公告)号:CN103105711B

    公开(公告)日:2016-04-06

    申请号:CN201210446168.6

    申请日:2012-11-09

    CPC classification number: G02F1/1345 H01L27/124 H01L2924/0002 H01L2924/00

    Abstract: 本发明涉及布线构造和具备其的薄膜晶体管阵列基板以及显示装置。提供一种能抑制在透明导电膜上的绝缘膜的膜浮动的发生并且能得到透明导电膜和金属膜的良好的电连接性的布线构造。在分别作为布线发挥作用的第一导电膜(2)和第二导电膜(5)连接的布线变换部(45)中,在第二导电膜(5)的内侧形成挖通部(13)。设置在第二导电膜(5)之上的第一透明导电膜(6)以覆盖第二导电膜(5)的上表面以及露出到挖通部(13)中的端面并且不覆盖第二导电膜(5)的外周端面的方式形成。通过第一透明导电膜(6)的上层的第二透明导电膜(7)与第二导电膜(5)和第一导电膜(2)连接,从而第一导电膜(2)和第二导电膜(5)电连接。

Patent Agency Ranking