公开(公告)号：CN107291420B

公开(公告)日：2020-06-05

申请号：CN201710499441.4

申请日：2017-06-27

Applicant: 上海兆芯集成电路有限公司

Inventor： 张淮声 ,  梁达成 ,  陈博明 ,  卞仁玉

IPC: G06F7/57 ,  G06T1/20

Abstract: 本发明的实施例提出一种整合算术及逻辑处理的装置，包含计算装置；及后逻辑单元。计算装置计算多个来源数据以产生并输出目的地数据。后逻辑单元，耦接至计算装置，用以进行目的地数据与零之间的比较操作，以及输出比较结果。

公开(公告)号：CN107291420A

公开(公告)日：2017-10-24

申请号：CN201710499441.4

申请日：2017-06-27

Applicant: 上海兆芯集成电路有限公司

Inventor： 张淮声 ,  梁达成 ,  陈博明 ,  卞仁玉

IPC: G06F7/57 ,  G06T1/20

Abstract: 本发明的实施例提出一种整合算术及逻辑处理的装置，包含计算装置；及后逻辑单元。计算装置计算多个来源数据以产生并输出目的地数据。后逻辑单元，耦接至计算装置，用以进行目的地数据与零之间的比较操作，以及输出比较结果。

公开(公告)号：CN107315710A

公开(公告)日：2017-11-03

申请号：CN201710499092.6

申请日：2017-06-27

Applicant: 上海兆芯集成电路有限公司

Inventor： 张淮声 ,  梁达成 ,  陈博明 ,  卞仁玉

IPC: G06F15/80 ,  G06T1/20

Abstract: 本发明的实施例提出一种全精度及部分精度数值的计算装置，包含第一类运算通道；及多个第二类型通道，耦接于第一类运算通道。当运行于第一模式时，第一类运算信道及第二类运算信道中的每一者独立完成一组第一类型数据的计算。当运行于第二模式时，第二类运算通道的每一者计算一组第二类型数据的一部份以产生部分结果，并且第二类运算通道合并第一类运算通道输出的部分结果并使用合并结果完成该组第二类型数据的计算。

公开(公告)号：CN107315710B

公开(公告)日：2020-09-11

申请号：CN201710499092.6

申请日：2017-06-27

Applicant: 上海兆芯集成电路有限公司

Inventor： 张淮声 ,  梁达成 ,  陈博明 ,  卞仁玉

IPC: G06F15/80 ,  G06T1/20

Abstract: 本发明的实施例提出一种全精度及部分精度数值的计算装置，包含第一类运算通道；及多个第二类型通道，耦接于第一类运算通道。当运行于第一模式时，第一类运算信道及第二类运算信道中的每一者独立完成一组第一类型数据的计算。当运行于第二模式时，第二类运算通道的每一者计算一组第二类型数据的一部份以产生部分结果，并且第二类运算通道合并第一类运算通道输出的部分结果并使用合并结果完成该组第二类型数据的计算。