-
公开(公告)号：CN105511917B
公开(公告)日：2019-02-12
申请号：CN201510869299.9
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/445 , G06F9/50 , G06F15/163
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，以及若第一加载微指令是指示从规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令，且若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括输入/输出单元，用以经由对应输入/输出的总线，执行输入/输出操作。
-
公开(公告)号：CN105487842B
公开(公告)日：2018-03-16
申请号：CN201510869184.X
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
CPC classification number: G06F9/3855 , G06F9/30043 , G06F9/3824 , G06F9/3836 , G06F9/3861 , G06F11/141 , G06F13/36
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非核心资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，以及若第一加载微指令是规定的加载微指令的其中一个，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。非核心资源包括随机存取存储器，用以储存对应乱序处理器的微程序代码的派送，其中在初始化时，存取随机存取存储器以撷取微程序代码的派送。
-
公开(公告)号：CN105528192A
公开(公告)日：2016-04-27
申请号：CN201510867107.0
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
CPC classification number: G06F1/3243 , G06F1/3203 , G06F1/329 , G06F9/268 , G06F9/30043 , G06F9/3824 , G06F9/3861 , G06F12/0875 , G06F2212/452 , G06F9/3869 , G06F9/3885
Abstract: 一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示，其中规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令。第二保留站耦接至保留总线，且在第一加载微指令派送的第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令以进行执行，且若在保留总线上指示了，第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。
-
公开(公告)号：CN104615409A
公开(公告)日：2015-05-13
申请号：CN201510004934.7
申请日：2015-01-06
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/30
Abstract: 本发明涉及一种跳越MOV指令的处理器。所述处理器实现第一指令以及在程序顺序中位于所述第一指令之后的第二指令的乱序执行，所述第一指令包括源和目的指示器，所述源指示器规定数据的源，所述目的指示器规定数据的目的地，所述第一指令命令所述处理器将数据从源移动到目的地，所述第二指令规定用于规定数据的源的源指示器。如果不存在用于写入到所述第一指令的源或目的地的介入指令，并且第二指令源指示器与第一指令目的指示器相匹配，则重命名单元用所述第一指令源指示器来更新所述第二指令源指示器。
-
公开(公告)号：CN105511916B
公开(公告)日：2019-06-04
申请号：CN201510869008.6
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/445 , G06F9/50 , G06F15/163
CPC classification number: G06F9/3838 , G06F9/30043 , G06F9/3824 , G06F9/3834 , G06F9/3836 , G06F9/3855 , G06F9/3861
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新微指令以进行执行，以及若在保留总线上指示了，第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器。
-
Patent Agency Ranking
公开(公告)号：CN105511840B
公开(公告)日：2019-03-15
申请号：CN201510867997.5
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 一装置包括第一保留站和第二保留站。第一保留站，用以派送第一加载微指令，以及若第一加载微指令是指示多个非核心资源的其中一个的规定的加载微指令，用以在保留总线进行侦测和指示。第二保留站，耦接至保留总线，且在第一加载微指令派送后的第一数量的时钟周期之后，用以派送和第一加载微指令相依的一或多个新的微指令以进行执行，以及若在保留总线上指示第一加载微指令是规定的加载微指令，第二保留站用以缓存一或多个新微指令的派送，直到第一加载微指令取得操作数。多个非核心资源包括用以储存配置数据的熔丝阵列。
-
公开(公告)号：CN105528192B
公开(公告)日：2018-03-16
申请号：CN201510867107.0
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
CPC classification number: G06F1/3243 , G06F1/3203 , G06F1/329 , G06F9/268 , G06F9/30043 , G06F9/3824 , G06F9/3861 , G06F12/0875 , G06F2212/452
Abstract: 一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示，其中规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令。第二保留站耦接至保留总线，且在第一加载微指令派送的第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令以进行执行，且若在保留总线上指示了，第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。
-
公开(公告)号：CN105511917A
公开(公告)日：2016-04-20
申请号：CN201510869299.9
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/445 , G06F9/50 , G06F15/163
CPC classification number: G06F9/226 , G06F1/3243 , G06F9/30043 , G06F9/38 , G06F9/3836 , G06F12/0875 , G06F15/163 , G06F2212/452 , G06F9/44521 , G06F9/505 , G06F15/167 , G06F15/173 , G06F15/7871
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，以及若第一加载微指令是指示从规定的资源的其中一个而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令，且若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括输入/输出单元，用以经由对应输入/输出的总线，执行输入/输出操作。
-
公开(公告)号：CN105528193B
公开(公告)日：2019-04-09
申请号：CN201510867341.3
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非核心资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令，直到第一加载微指令取得操作数。非核心资源包括经由联合测试工作群组接口，通过规定的加载微指令被程序化的随机存取存储器，当初始化时，乱序处理器存取随机存取存储器以决定规定的加载微指令。
-
公开(公告)号：CN105511841B
公开(公告)日：2019-04-09
申请号：CN201510869010.3
申请日：2015-12-01
Applicant: 上海兆芯集成电路有限公司
IPC: G06F9/38
Abstract: 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从规定的资源而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送相依的新微指令，以及若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。多个规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器，其中规定的加载微指令用以决定系统存储器的写入结合的存储器空间。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.043 seconds)
