公开(公告)号：CN111540736B

公开(公告)日：2023-08-18

申请号：CN202010423952.X

申请日：2020-05-19

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 邓樟鹏

IPC: H01L27/02

Abstract: 本发明公开了一种ESD结构，该ESD结构基于SCR器件的优化，整体位于有由N型深阱和位于外延层中的N型埋层所构成的隔离结构中，将所述ESD结构与衬底进行隔离，SCR器件的N阱被N型深阱包围能调高击穿电压，在N型深阱的两侧再各自形成静电端P阱和接地端P阱。本结构的接地端P阱与静电端P阱的结构对称，静电端可以应用于正电压也可以应用于负电压，同时，可以通过设计不同的静电端P阱与N型深阱的间距来调节从接地端到静电端的击穿电压，通过设计不同的接地端P阱与N型深阱的间距来调节从静电端端到接地端端的击穿电压。

公开(公告)号：CN104282665B

公开(公告)日：2017-04-05

申请号：CN201310294138.2

申请日：2013-07-12

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 苏庆 ,  邓樟鹏 ,  苗彬彬 ,  张强

IPC: H01L23/60 ,  H01L29/78 ,  H01L29/417

Abstract: 本发明公开了一种高压静电保护结构，包括：一N型LDMOS置于一硅衬底上方的N型埋层内；多晶硅栅极的右侧有源区是LDMOS的漏区，由高压N阱，P‑型注入区，N‑型注入区,第一P+型扩散区和第一N+型扩散区组成；第一P+扩散区以及部分场氧化区下方是P‑注入区，第一N+型扩散区下方是N‑注入区，P‑注入区和N‑注入区被高压N阱包围；多晶硅栅极的左侧有源区是此N型LDMOS的源区，由第二N+型扩散区组成，与第二N+扩散区相隔第三场氧化区有第二P+扩散区；漏区的N+型扩散区连接ESD进入端，源区的第二N+型扩散区、第二P+型扩散区和多晶硅栅极一并接地。本发明能提高高压静电保护结构的均匀导通能力，能提高骤回电压防止闩锁效应的发生。

公开(公告)号：CN103311913B

公开(公告)日：2016-11-30

申请号：CN201210063852.6

申请日：2012-03-12

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 苏庆 ,  王邦磷 ,  邓樟鹏

IPC: H02H9/04 ,  H01L27/02

Abstract: 本发明公开了一种静电保护触发电路，包括：第一开关电路、第二开关电路、第一PMOS管、第二PMOS管和第一NMOS管；第一PMOS管和第二PMOS管的源极接静电进入端，第一PMOS管的栅极接地，第一PMOS管的漏极与第一开关电路的输出端、第二PMOS管的栅极和第二NMOS管的栅极相连；第一开关电路的输入端、第一NMOS管的源极和第二开关电路的输出端均接地；第一NMOS管的漏极、第二PMOS管的漏极与第二开关电路的输入端相连，作为本电路的触发输出端接N型ESD保护器件的栅极/衬底端。本发明的静电保护触发电路具有低触发电压，高电流泄放能力，能为静电保护器件提供稳定、快速的触发源。

公开(公告)号：CN103824858B

公开(公告)日：2016-08-17

申请号：CN201210464622.0

申请日：2012-11-16

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 苏庆 ,  王邦麟 ,  苗彬彬 ,  邓樟鹏

IPC: H01L27/092 ,  H01L27/02

Abstract: 本发明公开了一种互补型金属氧化物半导体防闩锁结构，包括：N型闩锁防护层和P型闩锁防护层构成，N型闩锁防护层由N型深阱、N型埋层、N阱、N型扩散区其中一种或多种构成；P型闩锁防护层由P型深阱、P型埋层、P阱、P型扩散区其中一种或多种构成；其中，N型闩锁防护层和P型闩锁防护层多组排列，呈十字交叉状。本发明与现有互补型金属氧化物半导体防闩锁结构相比较，能降低静电保护开启电压，提升泄放电流能力。

公开(公告)号：CN103730458B

公开(公告)日：2016-06-08

申请号：CN201210390562.2

申请日：2012-10-15

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 苏庆 ,  邓樟鹏 ,  王邦麟

IPC: H01L27/02 ,  H01L29/74

Abstract: 本发明公开了一种硅控整流器，包括：深N阱上部顺序并列排布有N阱和P阱，所述P阱中还具有隔离N阱将P阱分为两部分第一P阱和第二P阱；所述N阱、第一P阱上部形成有N+扩散区和P+扩散区；所述第二P阱上部形成有两个N+扩散区，第二P阱上方具有一多晶硅层，形成一NMOS；所述隔离N阱上部形成有N+扩散区；所述N阱中的N+扩散区和P+扩散区与隔离N阱中的N+扩散区相连接静电端；所述第一P阱中的N+扩散区与所述NMOS漏极、栅极相连通过电阻接地，所述NMOS源极和第一P阱的P+扩散区接地。本发明与现有的硅控整流器想比较具有较高的骤回电压，能调节静电保护的触发电压，能提高硅控整流器开启后过低的骤回电压，能避免瞬态闩锁效应的发生。

公开(公告)号：CN104659093A

公开(公告)日：2015-05-27

申请号：CN201310593998.6

申请日：2013-11-21

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 邓樟鹏 ,  苏庆

IPC: H01L29/78 ,  H01L29/40

Abstract: 本发明公开了一种NLDMOS器件结构，包括P型衬底上部的多晶硅栅、高压P阱、高压N阱、P+扩散区、第一N+扩散区、第二N+扩散区和低压N阱组成，第一N+扩散区作为该LDMOS的源端，P+扩散区作为该LDMOS的接出端；所述源端和接出端之间有第一场氧化区；第二N+扩散区作为该LDMOS的漏端；多晶硅栅跨在高压P阱、高压N阱和第二场氧化区的上方；多晶硅栅极与高压P阱交汇区为沟道区，第二场氧化区的位于高压N阱中；其中，还包括一悬空的多晶硅场板，多晶硅场板位于高压N阱上方靠近漏端的一侧，多晶硅场板一部分跨在场第二场氧化区上方，一部分跨在漏端有源区上方，漏端与多晶硅场板相邻。本发明与常规LDMOS相比具有更高的ESD电流泄放能力。

公开(公告)号：CN104465653A

公开(公告)日：2015-03-25

申请号：CN201410853275.X

申请日：2014-12-31

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 邓樟鹏

IPC: H01L27/02

Abstract: 本发明公开了一种高压静电保护结构，包括：P型衬底上部的第一P+扩散区和深N阱，深N阱上部远离第一P+扩散区的一侧顺序布置P阱、场氧和第一N+扩散区，P阱上部并列设置有第二N+扩散区和第二P+扩散区，场氧下方的深N阱中设置有第一P型注入层，第一多晶硅层其一端与第二N+扩散区相连其另一端跨过P阱位于场氧一端上方，第二多晶硅层位于场氧另一端上方，深N阱上部靠近第一P+扩散区一侧具有第三N+扩散区，第三N+扩散区和P阱之间的深N阱中具有第二P型注入层，第三N+扩散区通过一低压ESD保护结构与第一P+扩散区相连；本发明的静电保护结构与先有技术相比能提高应用于100V以上的小尺寸LDMOS的静电保护能力。

公开(公告)号：CN104332467A

公开(公告)日：2015-02-04

申请号：CN201410446607.2

申请日：2014-09-03

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 邓樟鹏

IPC: H01L27/02

Abstract: 本发明公开了一种硅控整流器ESD保护结构，包括：一硅控整流器其接地端通过并联的MOS管和第一电阻接地，所述MOS管栅极通过第二电阻接地；所述硅控整流器包括：位于P型阱顶端被P型阱隔离开的第一P+扩散区和第一N+扩散区，位于N型阱顶端被N型阱隔离开的第二P+扩散区和第二N+扩散区；第一P+扩散区和第一N+扩散区相连形成所述所述硅控整流器的接地端，第二P+扩散区和第二N+扩散区相连形成所述所述硅控整流器的静电端。本发明的硅控整流器ESD保护结构能提高硅控整流器开启后过低的骤回电压，能避免瞬态闩锁效应的发生。

公开(公告)号：CN104157642A

公开(公告)日：2014-11-19

申请号：CN201310178393.0

申请日：2013-05-15

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 苏庆 ,  邓樟鹏 ,  苗彬彬 ,  张强

IPC: H01L27/02

Abstract: 本发明公开了一种静电保护电路，包括：第一级电源保护的高端通过第五反相二极管与第三输入输出管脚相连，其低端与第二级电源保护的高端相连，并通过第一反相二极管与第一输入输出管脚相连；第二级电源保护的低端与第三级电源保护的高端相连，并通过第三反相二极管第二输入输出管脚；第三级电源保护的低端接地；发明适用CMOS工艺上多种电压应用下各输入输出IO之间的静电保护，使用同一电源保护结构，即能满足不同电压之间的静电防护需求。

公开(公告)号：CN115513200A

公开(公告)日：2022-12-23

申请号：CN202211184981.0

申请日：2022-09-27

Applicant: 上海华虹宏力半导体制造有限公司 ,  华虹半导体(无锡)有限公司

Inventor： 邓樟鹏 ,  苏庆 ,  韦敏侠 ,  范炜盛

IPC: H01L27/02

Abstract: 本发明提出了一种LVTSCR结构的制备方法，应用于低压ESD器件中。在本发明提供的LVTSCR器件的制造方法中，其在常规的LVTSCR器件结构的基础上，在该器件的相邻的P型深阱和N型深阱交界区域内分别形成并列且相隔预设可调间距的P型重掺杂离子区和N型重掺杂离子区，并在所述离子类型不同的重掺杂离子区所对应的半导体衬底的表面上形成阻挡层SB，通过调节相隔预设可调间距的宽度，可以改变增加的离子类型不同的重掺杂离子区之间的电荷空间区，从而使LVTSCR器件具备更低的触发电压，进而实现对1.1V～2.5V低压电路的ESD保护，有效提高ESD保护能力。