公开(公告)号：CN100492039C

公开(公告)日：2009-05-27

申请号：CN200510026242.9

申请日：2005-05-27

Applicant: 上海大学 ,  上海上大众芯微电子有限公司

Inventor： 张金艺 ,  李娇 ,  盛强 ,  任小军 ,  陈文威

IPC: G01R31/28 ,  G01R31/00

Abstract: 本发明涉及一种集成电路片上系统(SoC System on a Chip)中故障的测试系统和方法。它包含有为完善集成电路片上系统可测试性而增加的电路和基于此电路运行的测试寻访机制，其电路由串行测试总线、并行测试总线、IP(Intellectual Property)核边缘封装单元链路、时钟控制单元与IP核选择译码单元组成；其测试寻访机制由IP核独立测试寻访机制和IP核核间连线故障的测试寻访机制组成。本发明可利用各IP已有的可测性设计(DFT Design for Testability)方法由系统层完成对其单独测试，并可进行IP核核间连线故障测试，使集成电路片上系统故障覆盖率进一步提高。

公开(公告)号：CN1734278A

公开(公告)日：2006-02-15

申请号：CN200510026242.9

申请日：2005-05-27

Applicant: 上海大学 ,  上海上大众芯微电子有限公司

Inventor： 张金艺 ,  李娇 ,  盛强 ,  任小军 ,  陈文威

IPC: G01R31/28 ,  G01R31/00

Abstract: 本发明涉及一种集成电路片上系统(SoC Systemon a Chip)中故障的测试系统和方法。它包含有为完善集成电路片上系统可测试性而增加的电路和基于此电路运行的测试寻访机制，其电路由串行测试总线、并行测试总线、IP(Intellectual Property)核边缘封装单元链路、时钟控制单元与IP核选择译码单元组成；其测试寻访机制由IP核独立测试寻访机制和IP核核间连线故障的测试寻访机制组成。本发明可利用各IP已有的可测性设计(DFT Design for Testability)方法由系统层完成对其单独测试，并可进行IP核核间连线故障测试，使集成电路片上系统故障覆盖率进一步提高。

公开(公告)号：CN1741582A

公开(公告)日：2006-03-01

申请号：CN200510029591.6

申请日：2005-09-13

Applicant: 上海大学

Inventor： 张金艺 ,  李娇 ,  任小军 ,  陈文威 ,  张希 ,  曹星 ,  周俊

IPC: H04N5/278 ,  H04N7/18

Abstract: 本发明涉及一种全数字叠加图文信息于标准模拟视频信号的可复用电路。它包含有视频同步信号处理单元、内部叠加位置控制单元、叠加位置控制选择单元、内部时序控制单元、地址码生成单元、自激振荡单元和叠加信息处理单元。本发明能实时完成在标准模拟视频信号中叠加最多128个16×16点阵符号信息(如字符或图标等)，字符叠加行数和每行叠加字符数均可选；并可确定叠加图文信息在屏幕上的显示位置。本发明电路结构简单、复用性强，适用于各种使用IP(Intellectual Property)核复用技术设计构建的叠加图文信息于标准模拟视频信号用集成电路；同时，由于采用16×16点阵为基本叠加单位，特别适合中文字符的叠加。