公开(公告)号：CN102799412A

公开(公告)日：2012-11-28

申请号：CN201210234809.1

申请日：2012-07-09

Applicant: 上海大学

Inventor： 毕卓 ,  戴益君 ,  韩冰 ,  王镇 ,  张莹

IPC: G06F7/544

Abstract: 本发明涉及一种基于并行流水线设计的CORDIC加速器。它包括一个角度预处理模块、一个CORDIC内核模块、一个数据后端处理模块和一个控制器模块。本发明先将外部数据线，控制线读入相关的数据信号和控制信号至控制器模块，随后将待求的角度传输至角度预处理模块，然后将处理好的角度与从控制器模块读入的初值一起传送至CORDIC内核模块，其中CORDIC内核模块采用并行16级流水线结构，快速计算出通过角度预处理模块后角度的正弦和余弦这两个数值，随后将计算出的数据和从控制器模块输出的相位控制信号一同传送至后端数据处理模块，判定出所对应初始相位的正余弦值的正负，最后将正弦值，余弦值传送至控制器模块，根据外部控制信号需要正弦值或余弦值，给出相关的结果。

公开(公告)号：CN102841773A

公开(公告)日：2012-12-26

申请号：CN201210219234.6

申请日：2012-06-29

Applicant: 上海大学

Inventor： 毕卓 ,  韩冰 ,  徐昱琳 ,  王镇 ,  戴益君

IPC: G06F5/06

Abstract: 本发明涉及一种基于FPGA的Roberts边沿检测器。它包括：一个16寄存器、一个同步FIFO、一个核心控制器模块、一个梯度计算模块和一个图像分割模块。在发送端，输入数据经过一个16为寄存器和深度640的同步FIFO缓存后实现两个像素同时输入到梯度计算模块，然后当梯度计算模块中的正方形窗为满时计算该点像素梯度值，并输入到图像分割模块实现边沿提取，最终从输出端口输出像素数据，整个过程的时序由核心控制模块控制。