一种基于UVM的相控阵雷达数字波束形成器模块验证方法及其验证平台

    公开(公告)号:CN104865560B

    公开(公告)日:2017-09-08

    申请号:CN201510190773.5

    申请日:2015-04-21

    Abstract: 本发明涉及一种基于UVM的相控阵雷达数字波束形成器模块验证方法及其验证平台,该验证方法利用DPI接口在激励产生器模块中构建C函数模型,实现通道数据、加权系数、校正系数以及波束指向系数的复数运算,并完成浮点数到定点数的转换,激励到DBF模块中,同时,验证平台会自动采集经DBF模块运算后的波束信息,并与参考模型进行自动化的结果比对,比对正确的结果会由定点数转换为浮点数后写入文件以供后续处理。本发明的优点是:可重用,易维护,高效率,高覆盖,可大大降低DBF模块验证程序的代码量以及后期板上调试的工作量,并提高DBF模块的FPGA逻辑代码的开发效率与质量。

    可重用SPI总线协议模块验证环境平台及其验证方法

    公开(公告)号:CN106021044A

    公开(公告)日:2016-10-12

    申请号:CN201610307890.X

    申请日:2016-05-10

    CPC classification number: G06F11/221 G06F11/2273

    Abstract: 本发明公开了可重用SPI总线协议模块验证环境平台及其验证方法。平台包括测试用例、虚拟定序器、虚拟序列发生器、SPI虚拟接口、SPI验证环境。SPI验证环境包括发送代理、接收代理、计分板、SPI配置模块。发送代理包括定序器、序列发生器、驱动器、发送监视器。虚拟定序器对虚拟序列发生器进行选择和调度,从而得到期望的激励序列。定序器调用序列发生器,实现对这个激励的拆分,并且发送到驱动器。所有以上激励采用TLM级数据,驱动器将TLM级激励转换成信号级数据,通过SPI虚拟接口发送到待测设计(DUT)上。接收代理监测DUT的输出,发送到计分板中,通过校验和比对产生验证结果,同时统计覆盖率。本发明还公开了该平台的验证方法。

    一种合成孔径雷达惯导数据输入方法及输入代理系统

    公开(公告)号:CN104820648B

    公开(公告)日:2018-04-06

    申请号:CN201510181732.X

    申请日:2015-04-16

    Abstract: 本发明公开了一种合成孔径雷达惯导数据输入方法及输入代理系统,该方法采用基于代理的技术,将惯导数据输入的状态、DSP端接口的操作行为和状态、应用级惯导数据缓冲的读写两端的冲突监测及管理等都做为代理监测和管理的对象,监测串口数据并将串口按照惯导帧进行成帧处理,在帧处理过程中采用状态驱动的方式,自主监测DSP端口的行为并根据其状态将惯导数据按照完帧协议提供给DSP,输入代理系统包括串口监测串并转换模块、自适应成帧模块、代理管理模块以及信号处理RAM接口模块。本发明不但具备高效率、低系统耦合度及更加简洁的特点,而且还可减少数据堵塞的可能性,实现差速处理,有利于减少时钟源,提高可靠性。

    可重用SPI总线协议模块验证环境平台及其验证方法

    公开(公告)号:CN106021044B

    公开(公告)日:2019-05-31

    申请号:CN201610307890.X

    申请日:2016-05-10

    Abstract: 本发明公开了可重用SPI总线协议模块验证环境平台及其验证方法。平台包括测试用例、虚拟定序器、虚拟序列发生器、SPI虚拟接口、SPI验证环境。SPI验证环境包括发送代理、接收代理、计分板、SPI配置模块。发送代理包括定序器、序列发生器、驱动器、发送监视器。虚拟定序器对虚拟序列发生器进行选择和调度,从而得到期望的激励序列。定序器调用序列发生器,实现对这个激励的拆分,并且发送到驱动器。所有以上激励采用TLM级数据,驱动器将TLM级激励转换成信号级数据,通过SPI虚拟接口发送到待测设计(DUT)上。接收代理监测DUT的输出,发送到计分板中,通过校验和比对产生验证结果,同时统计覆盖率。本发明还公开了该平台的验证方法。

    一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块

    公开(公告)号:CN104820648A

    公开(公告)日:2015-08-05

    申请号:CN201510181732.X

    申请日:2015-04-16

    Abstract: 本发明公开了一种基于代理的合成孔径雷达惯导数据输入方法及惯导数据输入代理模块,该方法采用基于代理的技术,将惯导数据输入的状态、DSP端接口的操作行为和状态、应用级惯导数据缓冲的读写两端的冲突监测及管理等都做为代理监测和管理的对象,监测串口数据并将串口按照惯导帧进行成帧处理,在帧处理过程中采用状态驱动的方式,自主监测DSP端口的行为并根据其状态将惯导数据按照完帧协议提供给DSP,惯导数据输入代理模块包括串口监测串并转换模块、自适应成帧模块、代理管理模块以及信号处理RAM接口模块。本发明不但具备高效率、低系统耦合度及更加简洁的特点,而且还可减少数据堵塞的可能性,实现差速处理,有利于减少时钟源,提高可靠性。

    可重用WISHBONE总线协议验证平台及其验证方法

    公开(公告)号:CN106326056A

    公开(公告)日:2017-01-11

    申请号:CN201610741047.2

    申请日:2016-08-26

    CPC classification number: G06F11/221 G06F11/2247

    Abstract: 本发明公开可重用WISHBONE总线协议验证平台及其验证方法。验证平台主要包括虚拟定序器、虚拟序列发生器、WISHBON环境。WISHBON环境包括验证环境配置模块、计分板、多个主设备代理、与多个主设备代理结构相同且相对应的多个从设备代理。每个代理包括设备定序器、序列发生器、代理配置、驱动器、监视器、虚拟接口。利用UVM验证方法学思想,根据用户配置,针对WISHBONE总线的信号时序协议和不同拓扑结构,搭建完整的测试平台;提供基本的总线协议序列发生器,完成基本的总线功能测试;用户根据不同的功能验证需求,只需编写序列发生器和参考模型,即可完成功能复杂的功能验证。

    一种基于UVM的FPGA通用可配置UART协议的验证方法

    公开(公告)号:CN105718344A

    公开(公告)日:2016-06-29

    申请号:CN201610034502.5

    申请日:2016-01-19

    CPC classification number: G06F11/221 G06F13/4291

    Abstract: 本发明涉及一种基于UVM的FPGA通用可配置UART协议的验证方法,该验证方法利用UVM验证平台结构和验证思想完成UART协议验证的整体框架;设置一个UART配置类,封装了UART协议全部参数信息,并通过UVM提供的config_db机制,将UART协议参数信息发送给驱动器、监视器和记分板等平台相关部件。顶层实例化时,用户只需要根据待测UART的协议要求,设置相应的波特率、数据位、停止位、校验方式等参数信息,便可以实现一个通用的参数可配置的UART协议FPGA验证平台。本发明的优点是:高效、通用。FPGA设计工程师或验证工程师只需在顶层设置相应的UART参数,即可自动生成符合要求的测试用例,不需再重新开发验证环境,大大提高了验证效率。

Patent Agency Ranking