一种基于电流补偿的自校准电荷泵电路

    公开(公告)号:CN109391263B

    公开(公告)日:2022-02-15

    申请号:CN201811199594.8

    申请日:2018-10-16

    Abstract: 本发明公开了一种基于电流补偿的自校准电荷泵电路,属于集成电路领域的一种微电路结构,涉及一种用于频率综合器中实现低电流失配的电荷泵电路。本发明提对传统自校准电荷泵进行改进,并在此基础上增加了补偿电流源电路,电压信号检测电路和数字逻辑反馈控制电路。电压信号检测电路通过检测电荷泵输出结点的电压情况,并转化成几位数字码输出到数字逻辑反馈控制电路中,数字逻辑反馈控制电路根据得到的信息和当前电荷泵电流的配置情况,输出几位数字码对补偿电流源电路进行控制,进一步降低电荷泵输出电流的失配效应。本发明能够使自校准电荷泵拥有更好的杂散和噪声性能,对提高高频宽带频率综合器输出信号的品质有重大意义,可以节约研发的投入。

    一种具有带外谐波抑制功能的低损耗无源二倍频器电路

    公开(公告)号:CN118590012A

    公开(公告)日:2024-09-03

    申请号:CN202410636193.3

    申请日:2024-05-22

    Abstract: 本发明涉及一种具有带外谐波抑制功能的低损耗无源二倍频器电路,属于射频集成电路领域。该倍频器包括2个二极管,3个片上电容器,1个片上巴伦,1个片上开路传输线,3个片上电感器。该倍频器的低损耗性能通过输入端并联电容实现,倍频二极管的非等尺寸设计与片上高平衡度巴伦相结合使该倍频器具有较强的基波抑制能力,在倍频输出路径上串联一个六元件带通滤波器使基波、三次、四次以及更高次谐波进一步得到了有效抑制。本发明可应用于集成锁相环的收发变频系统中。

    一种高平衡度有源巴伦电路
    4.
    发明公开

    公开(公告)号:CN115173833A

    公开(公告)日:2022-10-11

    申请号:CN202210765134.7

    申请日:2022-07-01

    Abstract: 本发明提出一种高平衡度有源巴伦电路,其包括射频信号输入端口、信号输入匹配级、单端转差分电路、输出负载级,其中,信号输入匹配级包括第一晶体管、第二晶体管、输入电阻、输入电感,单端转差分电路包括第三晶体管、第四晶体管、第五晶体管、电容。本发明无需再浪费芯片面积做复杂的匹配电路。该电路在前级连接时,不会因为高频反射而导致功率无法传递的问题。电路中引入了相位调整电感,通过电感的频相特性,补偿差分输出的相位不平衡性。通过负载采用带宽延展技术,使得移相器在很宽频率上保持增益的平坦。同时采用两层级联晶体管实现单端输入转差分输出增益级架构,更适合低压的应用。

    一种流向开关型矢量加法器电路

    公开(公告)号:CN113918116A

    公开(公告)日:2022-01-11

    申请号:CN202111276102.2

    申请日:2021-10-29

    Abstract: 本发明公开了一种流向开关型矢量加法器电路,属于射频集成电路领域。其包括输入匹配电路、输入晶体管、流向切换开关、输出匹配电路。其在矢量加法器设计中嵌入了由电感、输入晶体管、电容构成的匹配网络,无需再浪费芯片面积做复杂的匹配电路,该电路在与前级连接时,不会因为高频反射而导致功率无法传递的问题。本发明一方面可以提升电路的增益,另一方向可以通过开关的切换改变输出增益的正负,从而避免移有源相器设计时为了切换正交轴方向而在电流源端设计复杂的开关网络。

    一种基于电流补偿的自校准电荷泵电路

    公开(公告)号:CN109391263A

    公开(公告)日:2019-02-26

    申请号:CN201811199594.8

    申请日:2018-10-16

    Abstract: 本发明公开了一种基于电流补偿的自校准电荷泵电路,属于集成电路领域的一种微电路结构,涉及一种用于频率综合器中实现低电流失配的电荷泵电路。本发明提对传统自校准电荷泵进行改进,并在此基础上增加了补偿电流源电路,电压信号检测电路和数字逻辑反馈控制电路。电压信号检测电路通过检测电荷泵输出结点的电压情况,并转化成几位数字码输出到数字逻辑反馈控制电路中,数字逻辑反馈控制电路根据得到的信息和当前电荷泵电流的配置情况,输出几位数字码对补偿电流源电路进行控制,进一步降低电荷泵输出电流的失配效应。本发明能够使自校准电荷泵拥有更好的杂散和噪声性能,对提高高频宽带频率综合器输出信号的品质有重大意义,可以节约研发的投入。

    一种高速多模式多通道LVCMOS接口电路

    公开(公告)号:CN112968683A

    公开(公告)日:2021-06-15

    申请号:CN202110289332.6

    申请日:2021-03-18

    Abstract: 本发明公开了一种应用于时钟或者数据接口的高速多模式多通道LVCMOS接口电路,属于模拟集成电路领域。本发明包含3.5mA/7mAlvds接口,8mAlvpecl接口,8mA/16mAHSTL接口的综合接口电路。该电路采用共模反馈电路抑制共模电压。共模电压选择输入电路,电流源模式切换电路来保证电路功能的切换。通过电容抑制通道串扰,通过将输出晶体管源极与漏极拉宽来保证静电击穿。因为没有普通ESD电源与地环的保护电路寄生,电路工作速率大大增加。

Patent Agency Ranking