公开(公告)号：CN115223921A

公开(公告)日：2022-10-21

申请号：CN202110400466.0

申请日：2021-04-14

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金炫昌 ,  刘金彪 ,  刘青 ,  王垚 ,  杨涛 ,  李俊峰

IPC: H01L21/762 ,  H01L27/108

Abstract: 本发明涉及一种用于PMOS区域的浅沟槽隔离结构、半导体结构及其形成方法。一种用于PMOS区域的浅沟槽隔离结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成浅沟槽；在所述浅沟槽的内壁和底壁上依次堆叠形成第一氧化硅膜、氮化硅膜；去除所述浅沟槽的底壁上的氮化硅膜；然后在所述浅沟槽内的剩余空间内填充第二氧化硅膜，形成浅沟槽隔离结构。本发明通过去除沟槽底部的氮化硅衬垫，阻断热电子的流通路线，从而避免了PMOS的热电子感应穿通效应，提高器件良率以及延长器件使用寿命。

公开(公告)号：CN114005786A

公开(公告)日：2022-02-01

申请号：CN202010739656.0

申请日：2020-07-28

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金炫昌 ,  刘金彪 ,  贺晓彬 ,  王桂磊 ,  丁明正 ,  王垚

IPC: H01L21/762 ,  H01L21/8238

Abstract: 本发明涉及一种半导体的制造方法，包括如下步骤：在半导体衬底上形成单元区隔离沟槽、NMOS区隔离沟槽和PMOS区隔离沟槽；使用光刻胶曝光工艺和刻蚀工艺，对所述PMOS区隔离沟槽进行刻蚀，去除隔离沟槽的沉积物质；沉积一厚层第一氧化物层、第一氮化物衬垫和第一氧化物；平坦化单元区隔离沟槽、NMOS区隔离沟槽和PMOS区隔离沟槽；使用刻蚀工艺依次刻蚀PMOS区隔离沟槽的第一氧化物、第一氮化物衬垫、第一氧化物层和第二氮化物衬垫。去除原先PMOS区隔离沟槽中的沉积物质，再次沉积一厚层第一氧化物层，能够防止变成陷阱的热载流子电子在有源区产生沟道，从而避免热电子穿透效应产生的不良。

公开(公告)号：CN111900201A

公开(公告)日：2020-11-06

申请号：CN202010574936.0

申请日：2020-06-22

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金炫昌 ,  高建峰 ,  刘卫兵 ,  李俊杰

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本申请公开了一种半导体结构及制造方法，该半导体结构包括：衬底，所述衬底上具有沟槽；位于所述沟槽壁上的栅介质层；位于所述沟槽下部的第一栅极；位于所述第一栅极上的第二栅极，其中第二栅极宽度小于第一栅极；隔离层，位于所述沟槽的上部，并至少填充至第二栅极与沟槽之间的一部分空隙。本申请的半导体结构，具有第一栅极和第二栅极，第二栅极位于第一栅极上且第二栅极的宽度小于第一栅极的宽度，第二栅极的两侧壁与衬底之间具有间隔，有源N型结型晶体管和重叠部分的金属与结之间存在较宽的间隔，改善了栅致漏极泄漏电流特性，解决了金属栅极电阻增加的问题。

公开(公告)号：CN114361098A

公开(公告)日：2022-04-15

申请号：CN202011089756.X

申请日：2020-10-13

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金炫昌 ,  刘金彪 ,  杨涛 ,  贺晓彬 ,  唐波 ,  王垚

IPC: H01L21/762 ,  H01L21/8234 ,  H01L27/088

Abstract: 本发明涉及一种隔离沟槽和隔离沟槽的制造方法。隔离沟槽，包括：在沟槽上的氧化物层，在所述氧化物层内的底部的氮化物衬垫，在所述氮化物衬垫内，且与氮化物衬垫的表面齐平的第一氧化物，以及在所述第一氧化物上的第二氧化物；所述第二氧化物与所述氧化物层的表面齐平。通过去除隔离沟槽中的部分沉积物质，再沉积第二氧化物，能够防止变成陷阱的热载流子电子在有源区产生沟道，从而避免热电子穿透效应产生的不良。

公开(公告)号：CN113964026A

公开(公告)日：2022-01-21

申请号：CN202010714497.9

申请日：2020-07-21

Applicant: 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

Inventor： 金炫昌 ,  贺晓彬 ,  李亭亭 ,  刘金彪

IPC: H01L21/033

Abstract: 本申请公开了一种半导体器件的图案形成方法，包括：所述方法包括：提供半导体基底；在所述半导体基底的第一方向上依次形成平行的第一材质线条图案和平行的第二材质线条图案；沿第二方向分别对所述第一材质线条图案的多个位置和所述第二材质线条图案的多个位置进行刻蚀，以线型切断所述第一材质线条图案和所述第二材质线条图案，进而获得需要的微细图案，使得图案的均匀性获得提升，进而改善图案未打开、图案错位的不良。