-
公开(公告)号：CN117521574A
公开(公告)日：2024-02-06
申请号：CN202311422774.9
申请日：2023-10-30
Applicant: 中国科学院计算技术研究所
IPC: G06F30/333 , G06F30/327 , G06F30/343
Abstract: 本发明提出一种基于模块化策略的中间表示层扫描链插入方法及系统，包括获取包括待测设计电路的原始设计，依据原始设计的结构模块关系，构建有向无环图，有向无环图中顶点表示所涉及的中间表示层模块，而每个有向边表示上层模块将下层目标子模块实例化的逻辑关系；对有向无环图进行逆拓扑排序，从有向无环图实例化关系中最底层的模块开始，插入扫描链，为扫描链均创建一对输入和输出端口，并逐级向上层模块插入扫描链，直到有向无环图实例化关系中最顶层的模块插入扫描链；扫描链将插入到未进行展平处理的中间表示层网表。本发明简化了扫描链插入过程，效率明显提升。
-
公开(公告)号：CN110059020B
公开(公告)日：2024-01-30
申请号：CN201910200464.X
申请日：2015-04-23
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例公开了一种扩展内存的访问方法、设备以及系统。其中，方法包括：接收计算机的处理器系统串行发送的N+1条内存访问请求，每条内存访问请求中访问地址互不相同且都指向同一物理地址，物理地址为待访问数据在所述扩展内存上的存储地址，N≥1且N为整数；在接收到第一条内存访问请求时，向扩展内存发送读取请求，并向处理器返回特定响应消息；在从扩展内存读取待访问数据的过程中，每接收到一条内存访问请求，在经过内存总线协议规定的时延内，向处理器返回特定响应消息，直到待访问数据被写入数据缓冲器；之后，将待访问数据返回给所述处理器系统。
-
公开(公告)号：CN110187832B
公开(公告)日：2023-08-22
申请号：CN201910419053.X
申请日：2014-05-21
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F3/06 , G06F12/0868 , G06F12/0871 , G06F12/121
Abstract: 本发明实施例提供了一种数据操作的方法、设备和系统，涉及计算机领域，以解决现有技术中CPU对块设备进行数据操作的效率低的问题。该方法包括：接收CPU发送的操作指令；当该操作指令为读指令时，读取该块设备中的第一数据块，并将该第一数据块中的待读取数据返回至CPU；当该操作指令为写指令时，将该写指令指示的待写入数据写入到缓存中，并将包括该待写入数据的第二数据块写入该块设备。该方法用于对块设备中的数据进行操作。
-
公开(公告)号：CN116521583A
公开(公告)日：2023-08-01
申请号：CN202310371988.1
申请日：2023-04-10
Applicant: 中国科学院计算技术研究所
IPC: G06F12/0893 , G06F12/0877
Abstract: 本发明提出一种利用片上缓存记录访存地址序列的方法，包括：于内存控制器内设置第一缓冲区，并于最后一级缓存内设置第二缓冲区；当处理器核发出访存请求后，根据该访存请求生成访存记录，并将该访存记录暂存至该第一缓冲区；当该第一缓冲区内暂存的访存记录的数量达到暂存阈值时，将该第一缓冲区内的访存记录写入该第二缓冲区；运行于该处理器的程序通过直接读取该第二缓冲区以获取并处理该访存记录。本发明还提出一种数据处理装置，采用如前所述的利用片上缓存记录访存地址序列的方法进行程序运行，该数据处理装置包括：内存；内存控制器，包括访存记录与控制单元和第一缓冲区；处理器，其最后一级缓存中设置有第二缓冲区。
-
公开(公告)号：CN111258951B
公开(公告)日：2021-10-29
申请号：CN202010019013.9
申请日：2020-01-08
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种实现FPGA服务器的方法和系统，通过主控底板实现对服务器内所有SoC FPGA计算节点资源的集中监控与管理，该主控底板包括：多个自定义管理接口，分别用于连接SoC FPGA计算节点，为该SoC FPGA计算节点提供供电和数据交换；管理网络交换模块，用于互连SoC FPGA计算节点并提供管理网络；核心控制单元，用于通过自定义管理接口及自定义管理接口协议对该SoC FPGA计算节点进行管理，并基于该管理接口协议获取该SoC FPGA计算节点的运行参数，以管理监控该SoC FPGA计算节点。本发明的优点在于：通过自定义管理接口协议实现对SoC FPGA计算节点进行更全面、更复杂、更灵活的控制与监管；管理平面网络与用户数据平面网络相互独立，提高带宽性能，并提高数据安全性。
-
Patent Agency Ranking
公开(公告)号：CN107391400B
公开(公告)日：2020-02-28
申请号：CN201710525108.6
申请日：2017-06-30
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种支持复杂访存指令的内存扩展系统与方法，包括：处理器系统，用于生成复杂访存指令，并为复杂访存指令分配访存地址，并根据复杂访存指令所调用的地址生成所需数据；扩展内存，用于存储处理器系统在执行复杂访存指令过程中的运算数据；执行模块，用于根据访存地址和所需数据执行复杂访存指令，访问扩展内存，生成结果数据返回至处理器系统；其中执行模块包括多个并行的事务处理单元，用于根据复杂访存指令的指令类型，执行符合指令类型的处理流程，并行访问扩展内存，以生成结果数据。本发明通过每个事务处理单元专注于处理一条复杂访存指令并行执行内存访问，CPU无需再维护一个请求队列，提高了CPU的工作效率。
-
公开(公告)号：CN108073527B
公开(公告)日：2020-02-14
申请号：CN201610986946.9
申请日：2016-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/128
Abstract: 本发明公开一种缓存替换的方法和设备，应用于计算机系统，该计算机系统包括内存控制器、第一级存储器和第二级存储器，该方法包括：内存控制器接收携带有第一目标地址的第一访问请求，第一目标地址为第一访问请求待访问的第一数据在第二级存储器中的地址；当内存控制器根据第一目标地址确定第一访问请求未命中第一区和第二区时，从第二级存储器中获取第一数据，第一级存储器包括第一区、第二区和第三区，第一区用于缓存热数据，第二区用于缓存冷数据，第三区用于缓存从第二区被替换出的数据的在第二级存储器中的地址；当根据第一目标地址确定第一访问请求未命中第三区时，在第二区中确定待替换的第一缓存块；将第一缓存块中的数据替换为第一数据。
-
公开(公告)号：CN106330834B
公开(公告)日：2020-02-14
申请号：CN201510372548.3
申请日：2015-06-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L29/06 , H04L29/08 , H04L12/801 , H04L12/911
Abstract: 本申请实施例公开的一种虚拟通道连接建立方法及装置，通过计算第一路由器的第一输入虚拟通道的超服系数SSR，确定第一输入虚拟通道的SSR不大于预设的第一阈值；确定第一路由器的第一输出虚拟通道包含有可用的缓冲区且第二数据包已经被第二路由器成功接收，才会在第一输入虚拟通道和第一输出虚拟通道之间建立连接。本申请实施例中是依据当前网络的拥塞状况以及第一输出虚拟通道中可用缓冲区的状态动态建立连接。在网络拥塞的情况下，可以根据网络的拥塞状况在虚拟通道之间建立连接，传输数据包，从而提高了物理链路的利用率。
-
公开(公告)号：CN106330772B
公开(公告)日：2019-09-13
申请号：CN201510405986.5
申请日：2015-07-10
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/875 , H04L12/931 , H04L29/08
Abstract: 本发明提供一种SDN中的流表发送方法及OpenFlow控制器，根据OpenFlow控制器与各OpenFlow交换机之间的链路时延，以及多个OpenFlow交换机之间的链路时延，分别计算待向各OpenFlow交换机发送的流修改Flow Mod消息的紧急程度；根据各Flow Mod消息的紧急程度确定各Flow Mod消息的发送顺序；根据确定的各Flow Mod消息的发送顺序，分别向多个OpenFlow交换机发送Flow Mod消息，从而有效解决了数据流在某个交换机处等待建立流表而得不到及时处理的技术问题，降低了数据流的建立延迟。
-
公开(公告)号：CN106325377B
公开(公告)日：2019-06-28
申请号：CN201510400020.2
申请日：2015-07-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F1/16
Abstract: 本发明实施例提供一种外部设备扩展卡及输入输出外部设备的数据处理方法，该外部设备扩展卡包括：用于插设在主机的内存卡槽上的接口单元、内存单元、内存单元控制器、输入输出I/O外部设备、I/O外部设备控制器，可以通过接口单元直接插在主机的内存卡槽内，且该外部设备扩展卡上集成了内存单元和I/O外部设备，从而I/O外部设备控制器和主机可以直接通过内存单元的物理地址访问内存单元，即I/O外部设备控制器和主机可以直接根据内存单元内的物理地址读取内存单元中的数据，从而大大减小了主机和I/O外部设备从内存中读取数据的开销。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.05 seconds)
