半导体元件的制造方法
    1.
    发明授权

    公开(公告)号:CN113539834B

    公开(公告)日:2024-03-15

    申请号:CN202110376723.1

    申请日:2021-04-07

    Abstract: 本公开提供能够降低故障的风险的半导体元件的制造方法。本公开的制造方法是半导体元件的制造方法,包括以下步骤:提供在氧化镓系单晶半导体层的表面上形成有金属电极层且在上述氧化镓系单晶半导体层的表面上的没有层叠上述金属电极层的露出部的至少一部分掺杂有掺杂剂的半导体元件前驱体;及对上述半导体元件前驱体进行退火处理,由此,使上述掺杂剂向上述氧化镓系单晶半导体层中的与上述金属电极层在层叠方向上重叠的部分扩散,在上述氧化镓系单晶半导体层与上述金属电极层之间形成肖特基结。

    氧化镓系半导体及其制造方法

    公开(公告)号:CN113555419B

    公开(公告)日:2023-10-24

    申请号:CN202110428555.6

    申请日:2021-04-21

    Inventor: 山野飒

    Abstract: 提供带隙被充分缩小的氧化镓系半导体及其制造方法。提供一种氧化镓系半导体,具有组成由(Ga(1‑x)Fex)2yO3(其中,0.10≤x≤0.40且0.8≤y≤1.2)表示的混晶,并且所述混晶具有β‑gallia构造。另外,提供一种氧化镓系半导体的制造方法,包括采用脉冲激光沉积法来在基板表面形成组成由(Ga(1‑x)Fex)2yO3(其中,0.10≤x≤0.40且0.8≤y≤1.2)表示的混晶的膜,在将所述基板的温度设为T℃时,所述x和所述T满足由500x+800≤T

    在基材上形成含铋氧化镓系半导体膜的方法、含铋氧化镓系半导体膜及半导体元件

    公开(公告)号:CN114807869B

    公开(公告)日:2024-03-12

    申请号:CN202111517300.3

    申请日:2021-12-09

    Inventor: 山野飒

    Abstract: 本公开涉及含铋氧化镓系半导体膜的成膜方法、含铋氧化镓系半导体膜及含铋氧化镓系半导体元件。本公开的方法是通过使用了含有氧化镓和氧化铋的靶的脉冲激光沉积法在基材上形成含铋氧化镓系半导体膜的方法,使所述基材的温度为650℃~1000℃,并且,使激光强度为1.0J/cm2~10.0J/cm2。本公开的含铋氧化镓系半导体膜的铋的原子数相对于铋与镓的原子数的合计的比例为0.50at%~10.00at%,并且,该含铋氧化镓系半导体膜具有β‑gallia结构。本公开的含铋氧化镓系半导体元件具有基材和层叠在基材上的上述含铋氧化镓系半导体膜。

    在基材上形成含铋氧化镓系半导体膜的方法、含铋氧化镓系半导体膜及半导体元件

    公开(公告)号:CN114807869A

    公开(公告)日:2022-07-29

    申请号:CN202111517300.3

    申请日:2021-12-09

    Inventor: 山野飒

    Abstract: 本公开涉及含铋氧化镓系半导体膜的成膜方法、含铋氧化镓系半导体膜及含铋氧化镓系半导体元件。本公开的方法是通过使用了含有氧化镓和氧化铋的靶的脉冲激光沉积法在基材上形成含铋氧化镓系半导体膜的方法,使所述基材的温度为650℃~1000℃,并且,使激光强度为1.0J/cm2~10.0J/cm2。本公开的含铋氧化镓系半导体膜的铋的原子数相对于铋与镓的原子数的合计的比例为0.50at%~10.00at%,并且,该含铋氧化镓系半导体膜具有β‑gallia结构。本公开的含铋氧化镓系半导体元件具有基材和层叠在基材上的上述含铋氧化镓系半导体膜。

    磁场强度的推定方法
    5.
    发明公开

    公开(公告)号:CN118777949A

    公开(公告)日:2024-10-15

    申请号:CN202410385545.2

    申请日:2024-04-01

    Inventor: 山野飒

    Abstract: 提供能够提高推定精度的磁场强度的推定方法。磁场强度的推定方法包括:荧光检测步骤,在施加了外部磁场的状态下对具有氮-空位复合体的金刚石照射激发光并且扫描微波,检测从金刚石发出的荧光;噪声除去步骤,将检测出的荧光中的比预先设定的阈值长的长周期的成分作为噪声除去;拟合步骤,对在进行了噪声除去后剩下的荧光进行拟合;以及磁场强度推定步骤,基于拟合后的荧光来推定外部磁场的强度。

    氧化镓系半导体及其制造方法

    公开(公告)号:CN113555419A

    公开(公告)日:2021-10-26

    申请号:CN202110428555.6

    申请日:2021-04-21

    Inventor: 山野飒

    Abstract: 提供带隙被充分缩小的氧化镓系半导体及其制造方法。提供一种氧化镓系半导体,具有组成由(Ga(1‑x)Fex)2yO3(其中,0.10≤x≤0.40且0.8≤y≤1.2)表示的混晶,并且所述混晶具有β‑gallia构造。另外,提供一种氧化镓系半导体的制造方法,包括采用脉冲激光沉积法来在基板表面形成组成由(Ga(1‑x)Fex)2yO3(其中,0.10≤x≤0.40且0.8≤y≤1.2)表示的混晶的膜,在将所述基板的温度设为T℃时,所述x和所述T满足由500x+800≤T

    半导体元件的制造方法
    7.
    发明公开

    公开(公告)号:CN113539834A

    公开(公告)日:2021-10-22

    申请号:CN202110376723.1

    申请日:2021-04-07

    Abstract: 本公开提供能够降低故障的风险的半导体元件的制造方法。本公开的制造方法是半导体元件的制造方法,包括以下步骤:提供在氧化镓系单晶半导体层的表面上形成有金属电极层且在上述氧化镓系单晶半导体层的表面上的没有层叠上述金属电极层的露出部的至少一部分掺杂有掺杂剂的半导体元件前驱体;及对上述半导体元件前驱体进行退火处理,由此,使上述掺杂剂向上述氧化镓系单晶半导体层中的与上述金属电极层在层叠方向上重叠的部分扩散,在上述氧化镓系单晶半导体层与上述金属电极层之间形成肖特基结。

Patent Agency Ranking