-
公开(公告)号：CN102804157B
公开(公告)日：2015-12-16
申请号：CN201080036626.8
申请日：2010-05-06
Applicant: 先进微装置公司
CPC classification number: G11C7/22 , G06F13/1689 , G06F13/4234 , G11C7/222 , G11C11/4076
Abstract: 一种校准存储器装置中的写入时序的方法及系统。举例而言，方法能包含接收数据讯号、写入时脉讯号及参考讯号。方法亦能包含侦测参考讯号随着时间的推移的相位位移。参考讯号的相位位移能用来校准数据讯号及写入时脉讯号间的相位差，其中，存储器装置基于校准的数据讯号及写入时脉讯号的写入时序而恢复来自数据讯号的讯号。
-
公开(公告)号：CN102576299B
公开(公告)日：2015-11-25
申请号：CN201080047839.0
申请日：2010-09-10
Applicant: 先进微装置公司
CPC classification number: G06F3/14 , G06F12/0835 , G09G5/001 , G09G5/363 , G09G5/393 , G09G2350/00 , G09G2360/121
Abstract: 本申请案揭露处理系统。所述处理系统包含第一处理单元耦合至第一内存，以及第二处理单元耦合至第二内存。所述第二内存包括同调内存与所述第二处理单元私用的私用内存。
-
公开(公告)号：CN102007479A
公开(公告)日：2011-04-06
申请号：CN200980111272.6
申请日：2009-03-27
Applicant: 先进微装置公司
IPC: G06F13/42 , G06F15/163
CPC classification number: G06F13/4265 , G06F13/4004 , G06F2213/0026
Abstract: 本发明描述点对点专用处理器结构和方法。实施例包括：多个专用处理器，通过主桥总线耦接至中央处理单元；直接总线，将所述各专用处理器直接耦接至其余专用处理器中的至少一个；以及存储控制器，耦接至所述多个专用处理器。其中，所述至少一存储控制器决定是否通过该主机总线或直接总线传输数据以及是否通过该主机总线或直接总线接收数据。
-
公开(公告)号：CN102576342B
公开(公告)日：2015-07-01
申请号：CN201080047026.1
申请日：2010-09-09
Applicant: 先进微装置公司
IPC: G06F13/42
CPC classification number: G06F13/4243
Abstract: 本申请案揭露基于错误侦测功能的结果，调整内存装置中写入时序的方法、系统与计算器程序产物。例如，所述方法可包含基于所述错误侦测功能的结果，决定数据总线上的信号与写入时钟信号之间的写入时序窗。所述方法也可包含基于所述写入时序窗，调整所述数据总线上的信号与所述写入时钟信号之间的相差。所述内存装置可基于所述调整的相差，回复数据总线上的数据。
-
Patent Agency Ranking
公开(公告)号：CN102804157A
公开(公告)日：2012-11-28
申请号：CN201080036626.8
申请日：2010-05-06
Applicant: 先进微装置公司
CPC classification number: G11C7/22 , G06F13/1689 , G06F13/4234 , G11C7/222 , G11C11/4076
Abstract: 一种校准存储器装置中的写入时序的方法及系统。举例而言，方法能包含接收数据讯号、写入时脉讯号及参考讯号。方法亦能包含侦测参考讯号随着时间的推移的相位位移。参考讯号的相位位移能用来校准数据讯号及写入时脉讯号间的相位差，其中，存储器装置基于校准的数据讯号及写入时脉讯号的写入时序而恢复来自数据讯号的讯号。
-
公开(公告)号：CN102576342A
公开(公告)日：2012-07-11
申请号：CN201080047026.1
申请日：2010-09-09
Applicant: 先进微装置公司
IPC: G06F13/42
CPC classification number: G06F13/4243
Abstract: 本申请案揭露基于错误侦测功能的结果，调整内存装置中写入时序的方法、系统与计算器程序产物。例如，所述方法可包含基于所述错误侦测功能的结果，决定数据总线上的信号与写入时钟信号之间的写入时序窗。所述方法也可包含基于所述写入时序窗，调整所述数据总线上的信号与所述写入时钟信号之间的相差。所述内存装置可基于所述调整的相差，回复数据总线上的数据。
-
公开(公告)号：CN102047229A
公开(公告)日：2011-05-04
申请号：CN200980119364.9
申请日：2009-05-29
Applicant: 先进微装置公司
Inventor： W·F·克鲁格
IPC: G06F12/00
CPC classification number: G06F13/4243
Abstract: 一种系统和方法，可使存储装置响应其输入或操作环境中的变化而进行自调整或重训练。该存储装置，例如DRAM，包括位于其接口中的嵌入式可编程元件。该可编程元件可为，例如但不限于，微处理器、微控制器或微序列器。可编程元件经编程以响应该存储装置的环境中的变化而改变该存储装置的该接口的操作。
-
公开(公告)号：CN102007479B
公开(公告)日：2015-01-14
申请号：CN200980111272.6
申请日：2009-03-27
Applicant: 先进微装置公司
IPC: G06F13/42 , G06F15/163
CPC classification number: G06F13/4265 , G06F13/4004 , G06F2213/0026
Abstract: 本发明描述点对点专用处理器结构和方法。实施例包括：多个专用处理器，通过主桥总线耦接至中央处理单元；直接总线，将所述各专用处理器直接耦接至其余专用处理器中的至少一个；以及存储控制器，耦接至所述多个专用处理器。其中，所述至少一存储控制器决定是否通过该主机总线或直接总线传输数据以及是否通过该主机总线或直接总线接收数据。
-
公开(公告)号：CN102576299A
公开(公告)日：2012-07-11
申请号：CN201080047839.0
申请日：2010-09-10
Applicant: 先进微装置公司
CPC classification number: G06F3/14 , G06F12/0835 , G09G5/001 , G09G5/363 , G09G5/393 , G09G2350/00 , G09G2360/121
Abstract: 本申请案揭露处理系统。所述处理系统包含第一处理单元耦合至第一内存，以及第二处理单元耦合至第二内存。所述第二内存包括同调内存与所述第二处理单元私用的私用内存。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
