-
公开(公告)号:CN1889273A
公开(公告)日:2007-01-03
申请号:CN200610103561.X
申请日:2006-07-21
Applicant: 北京大学深圳研究生院 , 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI结构的MOS晶体管及其制作方法。该晶体管源漏扩展区上部是薄半导体层,下部是空腔体,兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点,同时克服了它们的不足。本发明的制备方法和传统的MOS晶体管制作工艺兼容,利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构,工艺方法简单巧妙,有极强的实用价值。
-
公开(公告)号:CN100414714C
公开(公告)日:2008-08-27
申请号:CN200610103561.X
申请日:2006-07-21
Applicant: 北京大学深圳研究生院 , 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI结构的MOS晶体管及其制作方法。该晶体管源漏扩展区上部是薄半导体层,下部是空腔体,兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点,同时克服了它们的不足。本发明的制备方法和传统的MOS晶体管制作工艺兼容,利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构,工艺方法简单巧妙,有极强的实用价值。
-
公开(公告)号:CN100440537C
公开(公告)日:2008-12-03
申请号:CN200610072506.9
申请日:2006-04-11
Applicant: 北京大学深圳研究生院 , 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种部分耗尽SOI结构的MOS晶体管及其制作方法。所述MOS晶体管的埋置绝缘层具有凹形结构,半导体沟道区位于埋置绝缘层中央凹陷处,其上部轻掺杂或未掺杂,下部重掺杂。沟道区的重掺杂可以有效地抑制漏端电压对源端的电势耦合,从而减小器件的DIBL效应和短沟道效应;轻掺杂或未掺杂沟道区可以防止纳米尺度下由于杂质涨落带来的阈值电压变化,同时轻掺杂或未掺杂沟道可以提高电子的迁移率,调高器件的性能。该结构器件的制造工艺与传统的MOSFET工艺完全兼容,同时工艺简单,具有极高的实用价值,有望在纳米尺度的集成电路工业中得到应用。
-
公开(公告)号:CN1851930A
公开(公告)日:2006-10-25
申请号:CN200610072506.9
申请日:2006-04-11
Applicant: 北京大学深圳研究生院 , 北京大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了一种部分耗尽SOI结构的MOS晶体管及其制作方法。所述MOS晶体管的埋置绝缘层具有凹形结构,半导体沟道区位于埋置绝缘层中央凹陷处,其上部轻掺杂或未掺杂,下部重掺杂。沟道区的重掺杂可以有效地抑制漏端电压对源端的电势耦合,从而减小器件的DIBL效应和短沟道效应;轻掺杂或未掺杂沟道区可以防止纳米尺度下由于杂质涨落带来的阈值电压变化,同时轻掺杂或未掺杂沟道可以提高电子的迁移率,调高器件的性能。该结构器件的制造工艺与传统的MOSFET工艺完全兼容,同时工艺简单,具有极高的实用价值,有望在纳米尺度的集成电路工业中得到应用。
-
公开(公告)号:CN119894054A
公开(公告)日:2025-04-25
申请号:CN202411925856.X
申请日:2024-12-25
Applicant: 北京大学深圳研究生院
Abstract: 本申请涉及一种氧化物薄膜晶体管,包括衬底;有源层,位于所述衬底上方,包括沟道区域以及源漏区域;吸氢层,位于所述有源层上方,其中所述吸氢层位于所述沟道区域上方的部分被去除;富氢密封绝缘层,位于所述吸氢层上方,其中所述富氢密封绝缘层位于所述沟道区域上方的部分被去除;顶栅介质层,位于所述富氢密封绝缘层和所述有源层沟道区域上方;顶栅,位于所述顶栅介质层上方;源极和漏极,分别与所述沟道区域两侧的所述吸氢层接触。
-
公开(公告)号:CN118039702A
公开(公告)日:2024-05-14
申请号:CN202311656748.2
申请日:2019-09-30
Applicant: 北京大学深圳研究生院
IPC: H01L29/786 , H01L21/338 , H01L21/336 , H01L29/423
Abstract: 本发明涉及一种顶栅肖特基氧化物薄膜晶体管,包括:衬底;源极,漏极,其设置在所述衬底上;有源区,其包括设置在所述衬底上的第一部分,该部分位于所述源极和漏极之间,所述有源区还包括覆盖并直接接触所述源极和漏极部分顶面的与所述第一部分相连的第二部分,所述有源区与所述源极和漏极形成肖特基接触;绝缘层,其设置在所述源极、漏极和有源区上;以及栅电极,其设置在所述绝缘层上方。本发明还涉及一种顶栅肖特基氧化物薄膜晶体管的制备方法。
-
公开(公告)号:CN113744679B
公开(公告)日:2024-02-09
申请号:CN202110863778.5
申请日:2021-07-29
Applicant: 北京大学深圳研究生院
Abstract: 本发明提供一种栅极驱动电路,其包括时钟信号线和N个级联的移位寄存器,第n级移位寄存器包括输出电路、置位电路和复位电路,输出电路包括第三晶体管和第四晶体管,置位电路的置位端口与另一移位寄存器的级传信号输出端相连,复位电路连接在第一控制节点和低电位端之间,其复位端口与第n+x级移位寄存器的驱动信号输出端相连。本发明还提供一种显示面板,其包括栅极驱动线、源极驱动线、像素电路阵列和上述栅极驱动电路。采用本发明的栅极驱动电路,输出电路独立地输出级传信号和栅极驱动信号,级传信号输出端上的负载相对于驱动信号输出端上的负载更小,栅极驱动电路在较宽的工作温度范围内都具有较高的响应速度以及较高的稳定性。
-
公开(公告)号:CN108023019B
公开(公告)日:2024-01-02
申请号:CN201711372080.3
申请日:2017-12-19
Applicant: 北京大学深圳研究生院
Abstract: 点,器件制备工艺与目前硅基工艺平台具有良好本发明实施例提供了一种钙钛矿光电晶体 的兼容性。管及其制备方法,属于光探测领域。所述光电晶体管器件包括基础衬底,位于基础衬底上的漏源金属电极,金属氧化物半导体薄膜,所述金属氧化物半导体薄膜上覆盖有电荷传输界面层,所述电荷传输界面层上方有图形化的有机无机杂化钙钛矿材料层,所述电荷传输界面层至少将图形化的有机无机杂化钙钛矿材料层与源漏金属电极、金属氧化物薄膜分隔开,基础衬底上方设有一层钝化层,所述钝化层将器件全部覆盖。所述钙钛矿光电晶体管为底栅底接触结构,具有暗电(56)对比文件Tak, Young Jun等.Boosting VisibleLight Absorption of Metal-Oxide-BasedPhototransistors via Heterogeneous In-Ga-Zn-O and CH3NH3PbI3 Films.ACS APPLIEDMATERIALS & INTERFACES.2018,第10卷(第15期),12854-12861.周航等.茚加成C60衍生物对萘二噻吩苯并噻二唑有机聚合物电池开路电压优化.第一届新型太阳能电池暨钙钛矿太阳能电池学术研讨会论文集.2014,114.
-
公开(公告)号:CN112466916B
公开(公告)日:2023-02-07
申请号:CN202011298874.1
申请日:2020-11-19
Applicant: 北京大学深圳研究生院
Abstract: 一种显示面板的屏内传感器件结构及显示装置,包括衬底、以及位于所述衬底上的第一控制薄膜晶体管层和第二控制薄膜晶体管层,第一控制薄膜晶体管层和第二控制薄膜晶体管层不同时形成,也就是将显示器件的控制器件和传感器件的控制器件做在同一衬底上,但两种器件的所对应的控制TFT,即第一控制薄膜晶体管层和第二控制薄膜晶体管层设计在不同层内,使传感器件自身及其控制TFT都有足够版图布置面积,使得更好的发挥应用,同时能够降低工艺复杂性,还能够使得该显示面板的屏内传感器件结构达到更好地实际应用。
-
公开(公告)号:CN115442547A
公开(公告)日:2022-12-06
申请号:CN202210880660.8
申请日:2022-07-25
Applicant: 北京大学深圳研究生院
IPC: H04N5/374 , H04N5/345 , H04N5/3745
Abstract: 一种像素电路,包括复位晶体管、放大晶体管、行扫描晶体管和光电二极管;复位晶体管的第一极连接到第一电平,第二极连接到光电二极管,复位晶体管的第二极和光电二极管之间的连接节点为节点G,复位晶体管导通将节点G复位为第一电平;光电二极管用于感应光照并产生光生电流,对节点G进行充电或放电形成感光电压;行扫描晶体管的控制极用于输入行扫描信号;放大晶体管的控制极连接到节点G,放大晶体管输出与节点G的感光电压相关的电流至数据读出线。由于放大晶体管Ta放大作用可以提高像素电路输出信号电荷的增益,从而光电图像传感器具有较高的信噪比。本申请同时还公开了包含该像素电路的光电图像传感器和介质。
-
-
-
-
-
-
-
-
-