一种基于微内核的通信终端测试仪表控制平台的构建方法

    公开(公告)号:CN1829127A

    公开(公告)日:2006-09-06

    申请号:CN200610076315.X

    申请日:2006-04-20

    Abstract: 本发明公开了一种基于微内核的通信终端测试仪表控制平台的构建方法,所述测试平台包括用户应用模块、微内核、系统控制组件、测量控制组件以及协议栈控制组件,所述微内核包含系统控制组件、测量控制组件以及协议栈控制组件的注册信息,包括:(1)通过微内核的命令解析接口连接所述用户应用模块和所述微内核,其中所述命令解析接口解释分析由所述用户应用模块发送给所述微内核的SCPI命令,并且执行所述指令相对应的功能;(2)通过微内核的参数查询接口连接所述微内核和这些控制组件,这些控制组件通过所述参数查询接口查询所述微内核中的当前参数配置;(3)通过微内核的数据上报接口,将所述测量控制组件的测量结果经由所述微内核而传送到所述用户应用模块。

    时分同步码分多址系统的多载波实现方法和装置

    公开(公告)号:CN101370000A

    公开(公告)日:2009-02-18

    申请号:CN200810224357.2

    申请日:2008-10-17

    Abstract: 本发明公开了时分同步码分多址系统的多载波实现方法和装置,该方法包括:将下行单倍速时域信号通过快速傅立叶变换调制为频域信号;对频域信号进行频谱搬移和根升余弦滤波;对滤波后的信号进行逆快速傅立叶变换,产生下行N载波时域信号;对下行N载波时域信号进行内插产生K倍速信号,对K倍速信号进行低通滤波。本发明的TD-SCDMA多载波的实现方法,在DSP上实现多载波组合,从而用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现,DSP负责实现RRC滤波,FPGA负责实现低通滤波。传输时延在DSP中通过对数字信号,频域上连续相位的控制实现,使得算法精度高,复杂度低。

    一种TD-SCDMA终端射频一致性测试方法

    公开(公告)号:CN1848703A

    公开(公告)日:2006-10-18

    申请号:CN200610076314.5

    申请日:2006-04-20

    Abstract: 本发明公开了一种TD-SCDMA终端射频一致性测试方法,包括步骤:(1)在发端第一次发送信号;(2)在收端设定射频和中频衰减,对从所述发端接收的信号衰减后再进行数据采样,并且对采样后的信号进行精细同步;(3)计算经过精细同步后的信号的功率,并且得到所述发端的发射功率;(4)在发端第二次发送信号;(5)在所述收端去除所述设定的射频和中频衰减,对从所述发端接收的信号进行数据采样,并且对采样后的信号进行精细同步;(6)计算经过精细同步后的信号的功率,并且得到所述发端的关闭功率;(7)将步骤(3)得到的发端发射功率与步骤(6)得到的发端关闭功率拼合在一起,得到功率对时间(PVT)测量值。

    时分同步码分多址系统的多载波实现方法和装置

    公开(公告)号:CN101370000B

    公开(公告)日:2011-06-08

    申请号:CN200810224357.2

    申请日:2008-10-17

    Abstract: 本发明公开了时分同步码分多址系统的多载波实现方法和装置,该方法包括:将下行单倍速时域信号通过快速傅立叶变换调制为频域信号;对频域信号进行频谱搬移和根升余弦滤波;对滤波后的信号进行逆快速傅立叶变换,产生下行N载波时域信号;对下行N载波时域信号进行内插产生K倍速信号,对K倍速信号进行低通滤波。本发明的TD-SCDMA多载波的实现方法,在DSP上实现多载波组合,从而用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现,DSP负责实现RRC滤波,FPGA负责实现低通滤波。传输时延在DSP中通过对数字信号,频域上连续相位的控制实现,使得算法精度高,复杂度低。

    一种TD-SCDMA终端射频一致性测试方法

    公开(公告)号:CN100499393C

    公开(公告)日:2009-06-10

    申请号:CN200610076314.5

    申请日:2006-04-20

    Abstract: 本发明公开了一种TD-SCDMA终端射频一致性测试方法,包括步骤:(1)在发端第一次发送信号;(2)在收端设定射频和中频衰减,对从所述发端接收的信号衰减后再进行数据采样,并且对采样后的信号进行精细同步;(3)计算经过精细同步后的信号的功率,并且得到所述发端的发射功率;(4)在发端第二次发送信号;(5)在所述收端去除所述设定的射频和中频衰减,对从所述发端接收的信号进行数据采样,并且对采样后的信号进行精细同步;(6)计算经过精细同步后的信号的功率,并且得到所述发端的关闭功率;(7)将步骤(3)得到的发端发射功率与步骤(6)得到的发端关闭功率拼合在一起,得到功率对时间(PVT)测量值。

    下行HARQ的实现系统及方法

    公开(公告)号:CN102148676A

    公开(公告)日:2011-08-10

    申请号:CN201110118379.2

    申请日:2011-05-09

    Abstract: 本发明公开了一种下行HARQ的实现系统及方法,涉及TD-LTE技术领域。该系统包括:调度模块、状态机维护模块和回复处理模块;所述状态机维护模块用于维护状态机,所述状态机用于存储HARQ进程以及HARQ进程的结构单元;所述调度模块,用于根据所述状态机存储的信息进行决策,并且调度所述系统的其他模块实现相应功能,以及用于选择所述HARQ进程发送所述HARQ数据;所述回复处理模块,用于根据已发送HARQ数据的反馈信息进行相应处理。本发明所述下行HARQ的实现系统及方法,通过状态机中的状态链表存储HARQ进程的不同状态,能够有效保证TD-LTE系统中下行HARQ数据传输的可靠性和时效性。

    一种基于微内核的通信终端测试仪表控制平台的构建方法

    公开(公告)号:CN1829127B

    公开(公告)日:2011-06-29

    申请号:CN200610076315.X

    申请日:2006-04-20

    Abstract: 本发明公开了一种基于微内核的通信终端测试仪表控制平台的构建方法,所述控制平台包括用户应用模块、微内核、系统控制组件、测量控制组件以及协议栈控制组件,所述微内核包含系统控制组件、测量控制组件以及协议栈控制组件的注册信息,包括:(1)通过微内核的命令解析接口连接所述用户应用模块和所述微内核,其中所述命令解析接口解释分析由所述用户应用模块发送给所述微内核的SCPI命令,并且执行所述指令相对应的功能;(2)通过微内核的参数查询接口连接所述微内核和这些控制组件,这些控制组件通过所述参数查询接口查询所述微内核中的当前参数配置;(3)通过微内核的数据上报接口,将所述测量控制组件的测量结果经由所述微内核而传送到所述用户应用模块。

    测试上行同步维护时间特性的方法与装置

    公开(公告)号:CN101834631A

    公开(公告)日:2010-09-15

    申请号:CN201010173937.0

    申请日:2010-05-10

    Abstract: 本发明公开了一种测试TD-SCDMA上行同步维护时间特性的方法与装置。其中,该方法包括接收移动终端在第n帧发送的信号,并以a倍速进行采样;对采样后的数据序列进行内插运算以得到b倍速的数据序列;将b倍速的数据序列分成b组,利用本地复中间码分别与b组数据序列进行相关得到b个相关峰值和b个相关峰值的位置;根据b个相关峰值和b个相关峰值的位置拟合b倍速的数据序列的二次相关曲线,并计算出二次相关曲线的峰值位置P1;接收端对移动终端在第n+m帧发送的信号进行采样、内插、相关以及拟合以计算出二次相关曲线的峰值位置P2,并根据峰值位置P1和峰值位置P2估计位置偏移量τ;将位置偏移量τ与移动终端的真实发送时延τ′进行比较以计算位置偏移量τ与真实发送时延τ′的误差。

Patent Agency Ranking