时分同步码分多址系统的多载波实现方法和装置

    公开(公告)号:CN101370000B

    公开(公告)日:2011-06-08

    申请号:CN200810224357.2

    申请日:2008-10-17

    Abstract: 本发明公开了时分同步码分多址系统的多载波实现方法和装置,该方法包括:将下行单倍速时域信号通过快速傅立叶变换调制为频域信号;对频域信号进行频谱搬移和根升余弦滤波;对滤波后的信号进行逆快速傅立叶变换,产生下行N载波时域信号;对下行N载波时域信号进行内插产生K倍速信号,对K倍速信号进行低通滤波。本发明的TD-SCDMA多载波的实现方法,在DSP上实现多载波组合,从而用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现,DSP负责实现RRC滤波,FPGA负责实现低通滤波。传输时延在DSP中通过对数字信号,频域上连续相位的控制实现,使得算法精度高,复杂度低。

    时分同步码分多址系统的多载波实现方法和装置

    公开(公告)号:CN101370000A

    公开(公告)日:2009-02-18

    申请号:CN200810224357.2

    申请日:2008-10-17

    Abstract: 本发明公开了时分同步码分多址系统的多载波实现方法和装置,该方法包括:将下行单倍速时域信号通过快速傅立叶变换调制为频域信号;对频域信号进行频谱搬移和根升余弦滤波;对滤波后的信号进行逆快速傅立叶变换,产生下行N载波时域信号;对下行N载波时域信号进行内插产生K倍速信号,对K倍速信号进行低通滤波。本发明的TD-SCDMA多载波的实现方法,在DSP上实现多载波组合,从而用一个射频就能完成多载波功能。多载波的滤波分别在DSP和FPGA上实现,DSP负责实现RRC滤波,FPGA负责实现低通滤波。传输时延在DSP中通过对数字信号,频域上连续相位的控制实现,使得算法精度高,复杂度低。

    终端射频一致性测试方法及系统

    公开(公告)号:CN101373989A

    公开(公告)日:2009-02-25

    申请号:CN200810225300.4

    申请日:2008-10-29

    Abstract: 本发明涉及一种终端射频一致性测试方法,包括:对发端突发信号进行数据采样和内插处理,获得突发信号的N1·N2倍采样数据;利用理想复合训练序列对采样数据进行精确同步,获得最佳采样位置;根据理想复合训练序列对最佳采样位置所在组的采样数据序列进行频偏估计;计算幅度因子估计值,并计算得出误差矢量幅度指标值。本发明还涉及一种终端射频一致性测试系统。本发明采用硬件软件结合的方式实现高倍速采样,避免了以往EVM计算获取数据时硬件上高倍速采样量化实现复杂和成本高的问题,本发明还提供了一种有效的频偏估计方法,可以完成对复合多码道信号频偏的精确估计而且其算法复杂度较低,易于实现。

Patent Agency Ranking