-
公开(公告)号：CN119337950A
公开(公告)日：2025-01-21
申请号：CN202310896869.8
申请日：2023-07-20
Abstract: 提供了一种神经网络芯片以及数据调度方法。该神经网络芯片中包括可配置模块、多个计算节点、以及互联拓扑。互联拓扑包括多个数据通路，每个数据通路连接两个计算节点。可配置模块根据神经网络模型中神经网络层对应的配置信息，控制多个计算节点中实现神经网络层计算的计算节点连接的数据通路开通或关断，从而实现在神经网络芯片内部实现数据调度，提高神经网络芯片的整体运行效率。
-
公开(公告)号：CN119562543A
公开(公告)日：2025-03-04
申请号：CN202311131415.8
申请日：2023-08-31
Applicant: 华为技术有限公司
IPC: H10D30/01 , H10D30/68 , H01L23/538 , H10B12/00
Abstract: 一种半浮栅晶体管及其制备方法、芯片、电子设备，涉及半导体技术领域，旨在降低器件的漏电流。该半浮栅晶体管的制备方法包括：在衬底上形成介质层，形成贯穿介质层的过孔，该过孔暴露衬底。在过孔内形成单晶体材料的插塞结构，插塞结构与衬底电连接，并在介质层上形成浮栅，浮栅与插塞结构电连接。在浮栅的远离衬底的一侧形成控制栅，在衬底上形成源极和漏极。上述半浮栅晶体管可应用于存储器中，以实现数据的读取和写入。
-
Patent Agency Ranking
公开(公告)号：CN116981264A
公开(公告)日：2023-10-31
申请号：CN202210395719.4
申请日：2022-04-14
Applicant: 华为技术有限公司
Abstract: 本申请的实施例提供了一种相变存储阵列、制备方法、相变存储器和电子设备。该相变存储阵列包括基底以及多个相变存储单元，每个相变存储单元包括：底电极，被设置在基底的表面；相变存储部，被设置在底电极上；硬遮罩顶电极，被设置在相变存储部上，并且包括顶电极和围绕顶电极设置的第一介电层，硬遮罩顶电极在朝向所述相变存储部方向的投影与所述相变存储部的横截面重合；以及第二介电层，围绕相变存储部和硬遮罩顶电极设置。相变存储部的侧壁的形貌以及性质能够得到显著提升，使得相变存储部的陡直度更高，从而有利于提高集成度。另外，通过优化刻蚀方案，可以减小硬遮罩顶电极的厚度，减小应力，从而降低材料的集成难度。
-
公开(公告)号：CN116649004A
公开(公告)日：2023-08-25
申请号：CN202180086888.3
申请日：2021-04-29
Applicant: 华为技术有限公司
IPC: H10B69/00
Abstract: 本申请实施例提供一种包含有隧穿场效应晶体管的存储器和电子设备，涉及半导体技术领域，该存储器可以提高工作效率，以及可以降低操作电压，降低功耗。该存储器包括具有掺杂类型相同的第一掺杂区和第二掺杂区的衬底，衬底上具有存储单元，该存储单元不仅包括存储部分，还包括位于存储部分两侧的选通管和隧穿场效应晶体管TFET，且存储部分和隧穿场效应晶体管TFET共用控制栅。这样的话，该存储器是基于热空穴注入(Hot hole injection，HHI)擦除方式实现擦除，另外，在TFET的调控下，可以降低擦除电压，降低存储器功耗。
-
公开(公告)号：CN119677104A
公开(公告)日：2025-03-21
申请号：CN202311215871.0
申请日：2023-09-19
Applicant: 华为技术有限公司
IPC: H10B41/30
Abstract: 一种集成电路及其制备方法、存储器、电子设备，涉及半导体技术领域，旨在提升器件的数据保持能力。该集成电路例如可以是，以半浮栅晶体管作为存储单元的存储阵列。每个半浮栅晶体管包括衬底、第一栅介质层、浮栅和控制栅，衬底包括沿其厚度方向相对的下表面和上表面，第一栅介质层设置于衬底的上表面，且第一栅介质层上开设有过孔。浮栅设置于第一栅介质层上，每个浮栅经第一栅介质层上的过孔与衬底电连接。控制栅设置于浮栅上，浮栅包括远离衬底的下表面的端部，在半浮栅晶体管的剖切面上，浮栅的端部嵌入控制栅内。上述集成电路可应用于存储器中，以实现数据的读取和写入。
-
公开(公告)号：CN116828862A
公开(公告)日：2023-09-29
申请号：CN202210271142.6
申请日：2022-03-18
Applicant: 华为技术有限公司
Abstract: 本申请实施例公开了一种存储器及其制备方法、电子设备，涉及微电子技术领域，用于简化存储器的制备工艺流程，降低存储器的制备成本。所述存储器包括：底部互联图案；设置在所述底部互联图案上的存储单元，所述存储单元包括依次层叠的底电极、阻变层和顶电极，所述底电极与所述底部互联图案耦接；及，设置在所述顶电极上的硬掩模图案。其中，所述硬掩模图案的材料包括可透光的导电材料。
-
公开(公告)号：CN116649018A
公开(公告)日：2023-08-25
申请号：CN202180037278.4
申请日：2021-12-21
Applicant: 华为技术有限公司
IPC: H10N70/20
Abstract: 本公开涉及一种阻变存储器及其制造方法。阻变存储器包括三明治结构的第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变介电层。第二电极层中包括多个贯通孔并且在多个贯通孔中填充电极材料，可以形成环状电极或锯齿电极。由于在目标位置设置目标尺寸的电极，因此第二电极规则、均匀、平整并且具有相对较小的导电丝形成面积，从而可以有效控制电流提供位置，最大限度地控制金属阳离子或氧缺陷空位的产生位点。进而降低导电丝的产生随机性以及提升导电丝的形状均一性，从而提升阻变存储器的性能一致性，例如D2D和C2C的一致性。
-
-
-
-
-
-
Search Results
7
records
(took 0.023 seconds)
