-
公开(公告)号：CN107294546B
公开(公告)日：2019-07-16
申请号：CN201710321777.1
申请日：2017-05-09
Applicant: 华南理工大学
Abstract: 本发明公开一种数字预失真系统中射频链路及其工作方法，本发明的结构包括数字中射频链路和射频带通滤波器以及射频模数转换模块；其中数字中射频链路实现由基带信号产生数字射频信号，射频带通滤波器实现由数字射频信号到射频模拟信号的转换，射频模数转换模块实现由模拟射频信号到数字射频信号的转换。本发明频带宽，通用性好，本发明可适用于0~16GHz不同工作频率的功放；除了serdes接口速度较高外，其它模块都是低速数字模块，由于本发明的中射频链路都采用数字模块实现，容易设计和集成，电路面积小；本发明中的混频模块利用中频数字载波进行混频，中频数字载波更容易产生，实现简单。
-
公开(公告)号：CN108900202A
公开(公告)日：2018-11-27
申请号：CN201810607374.8
申请日：2018-06-13
Applicant: 华南理工大学
IPC: H04B1/04
CPC classification number: H04B1/0475 , H04B2001/0491
Abstract: 本发明公开了一种并行的频点灵活可调的∑-Δ调制器及其工作方法，该∑-Δ调制器的可调谐频带范围为0～fs/2，频点切换灵活，通用性好，本发明可适用于0～fs/2不同工作频率的功放；基于该∑-Δ调制器结构的基本模型的简单性及模块化，可以很方便地对其结构进行扩展，得到二分支、三分支、四分支或者更多分支的等效时间交织带通∑-Δ调制器模型，进而转换为对应的基于关键节点信号运算的并行带通∑-Δ调制器模型，具有可扩展性；基于关键节点信号运算的并行带通∑-Δ调制器模型，减少了逻辑运算时延，提高了电路中∑-Δ调制器的最大可工作频率，以此提高调制器的采样频率，提高调制器输出信号的信噪比。
-
公开(公告)号：CN108900202B
公开(公告)日：2020-10-27
申请号：CN201810607374.8
申请日：2018-06-13
Applicant: 华南理工大学
IPC: H04B1/04
Abstract: 本发明公开了一种并行的频点灵活可调的∑‑Δ调制器及其工作方法，该∑‑Δ调制器的可调谐频带范围为0～fs/2，频点切换灵活，通用性好，本发明可适用于0～fs/2不同工作频率的功放；基于该∑‑Δ调制器结构的基本模型的简单性及模块化，可以很方便地对其结构进行扩展，得到二分支、三分支、四分支或者更多分支的等效时间交织带通∑‑Δ调制器模型，进而转换为对应的基于关键节点信号运算的并行带通∑‑Δ调制器模型，具有可扩展性；基于关键节点信号运算的并行带通∑‑Δ调制器模型，减少了逻辑运算时延，提高了电路中∑‑Δ调制器的最大可工作频率，以此提高调制器的采样频率，提高调制器输出信号的信噪比。
-
公开(公告)号：CN107294546A
公开(公告)日：2017-10-24
申请号：CN201710321777.1
申请日：2017-05-09
Applicant: 华南理工大学
CPC classification number: H04B1/0007 , H04B1/0017 , H04B1/005 , H04L25/49
Abstract: 本发明公开一种数字预失真系统中射频链路及其工作方法，本发明的结构包括数字中射频链路和射频带通滤波器以及射频模数转换模块；其中数字中射频链路实现由基带信号产生数字射频信号，射频带通滤波器实现由数字射频信号到射频模拟信号的转换，射频模数转换模块实现由模拟射频信号到数字射频信号的转换。本发明频带宽，通用性好，本发明可适用于0~16GHz不同工作频率的功放；除了serdes接口速度较高外，其它模块都是低速数字模块，由于本发明的中射频链路都采用数字模块实现，容易设计和集成，电路面积小；本发明中的混频模块利用中频数字载波进行混频，中频数字载波更容易产生，实现简单。
-
-
-
Search Results
4
records
(took 0.02 seconds)
