-
公开(公告)号：CN118508498A
公开(公告)日：2024-08-16
申请号：CN202410431511.2
申请日：2024-04-10
Applicant: 厦门大学 , 厦门磐晟电气设备有限公司
IPC: H02J3/38 , G06F30/373 , G06F18/10 , H02M7/5395 , H02M7/5387 , H02M1/088 , H02M1/44 , H02J3/24 , H02H9/04 , G06F113/04
Abstract: 本发明公开了一种基于卡尔曼滤波器的光伏逆变器及其并网控制方法。所述光伏逆变器包括逆变器主电路、主电路滤波器、逆变器驱动电路、电流电压采样电路、第一控制器和第二控制器；第一控制器包括卡尔曼滤波器和锁相环；卡尔曼滤波器以主电路滤波器输出侧的电网电压为输入，完成对电网电压的去噪和预测，其输出经锁相环锁相后输出相位信息；第二控制器用于执行闭环控制，以相位信息为一个闭环控制参数实现对逆变器主电路的驱动控制。基于卡尔曼滤波，可对电网电压去噪和预测，获得的电网电压更为接近实际值，减少外部噪声和采样过程中引入锁相环产生的相位误差，补偿由于计算延时和控制延时带来的误差，提高并网电流的准确性。
-
公开(公告)号：CN115881823A
公开(公告)日：2023-03-31
申请号：CN202211743100.4
申请日：2022-12-31
Applicant: 厦门大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种用于SiC功率器件的阶梯状复合终端结构及其制造方法。其中，所述结构包括：形成于N型重掺杂衬底上的N‑漂移区，N‑漂移区上依次设有器件元胞区和器件终端区；器件元胞区包括间隔设置的深P阱区，以及深P阱区与N‑漂移区形成的PN结组成主结；器件终端区包括：多区台阶形P型结终端拓展区、钝化层；该多区台阶形P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；多区台阶形P型结终端拓展区表面淀积有钝化层，N+场限环远离N‑漂移区一侧设置有刻蚀沟槽。本发明使用多区台阶形P型结终端拓展区，有效应用多区效应来拓宽目标电压下的拓展区优质剂量窗口，从而降低拓展区对剂量的敏感性。
-
公开(公告)号：CN119894030A
公开(公告)日：2025-04-25
申请号：CN202510103718.1
申请日：2025-01-22
Applicant: 厦门大学 , 厦门新镓能半导体科技有限公司
IPC: H10D30/01 , H10D30/47 , H10D62/85 , H01L21/223 , H01L21/265 , H01L21/306 , H01L21/3065
Abstract: 本发明公开了一种增强型GaN HEMT器件的制备方法，包括：在衬底上生长成核层、缓冲层、沟道层、势垒层和阻挡层；刻蚀掉中间位置的阻挡层及部分势垒层；在刻蚀区和阻挡层上表面外延生长盖帽层；将盖帽层减薄至阻挡层；去除阻挡层，露出势垒层；在势垒层、沟道层和缓冲层两侧进行离子注入得到离子注入隔离区；在势垒层上两侧等离子体处理后得到等离子体处理区，在等离子体处理区形成源极和漏极；在势垒层、源极、漏极和盖帽层上表面生长介质层；在介质层上形成栅极；在介质层和栅极上表面生长钝化层；刻蚀介质层和钝化层，露出栅极、源极和漏极。本发明还公开了一种增强型GaN HEMT器件，可以提高器件的性能。
-
公开(公告)号：CN119451157A
公开(公告)日：2025-02-14
申请号：CN202411346806.6
申请日：2024-09-26
Applicant: 厦门大学
Abstract: 本发明公开了一种PN结栅氧化镓基MODFET器件及其制备方法，依次包括：衬底、沟道层、间隔层、δ掺杂层和势垒层，还包括：第一欧姆接触区，设置在间隔层、δ掺杂层和势垒层端面一侧；第二欧姆接触区，设置在间隔层、δ掺杂层和势垒层端面另一侧；第一欧姆接触区和第二欧姆接触区的高度高于势垒层的上表面；PN结结构，设置在势垒层上的部分表面；介质层结构，横跨设置在势垒层、PN结结构、第一欧姆接触区和第二欧姆接触区上方；源电极，设置在第一欧姆接触区上；漏电极，设置在第二欧姆接触区上；栅电极，设置在PN结结构和介质层结构上，栅电极上端向位于PN结结构上方的介质层结构两端延伸形成场板结构。本发明能提高器件可靠性。
-
公开(公告)号：CN116864529A
公开(公告)日：2023-10-10
申请号：CN202310862139.6
申请日：2023-07-14
Applicant: 厦门大学
IPC: H01L29/778 , H01L29/24 , H01L29/06 , H01L21/34
Abstract: 本发明公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件，包括：衬底；缓冲层，位于衬底上方；本征层，位于缓冲层上方；介质层，位于本征层上方；势垒层，本征层和介质层上表面的中部两端被刻蚀的位置形成第一凹槽，势垒层位于第一凹槽上方；盖帽层，本征层和介质层上表面的左右两侧被刻蚀的位置形成第二凹槽，盖帽层位于第二凹槽上方；钝化层，位于缓冲层、本征层和介质层左右两边缘被刻蚀的位置以及介质层和势垒层上方；栅电极及场板，分别位于中间的介质层以及钝化层上方；源电极，位于左侧的盖帽层上方；和漏电极，位于右侧的盖帽层上方。本发明公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法，提高器件性能和稳定性。
-
Patent Agency Ranking
公开(公告)号：CN113745333A
公开(公告)日：2021-12-03
申请号：CN202111021113.6
申请日：2021-09-01
Applicant: 厦门大学
IPC: H01L29/778 , H01L29/36 , H01L21/34
Abstract: 本发明公开一种含δ掺杂势垒层的常关型氧化镓基MIS‑HEMT器件及其制备方法，其中器件包括衬底和层叠设置在衬底一端面上的缓冲层，其还包括：沟道层、间隔层、δ掺杂层、势垒层、源电极、漏电极、介质层和栅电极；其中，所述δ掺杂层设置在间隔层远离沟道层的端面上，用于避免产生平行导电沟道。本发明采用δ掺杂势垒层结构来代替对整层进行均匀掺杂的势垒层结构，可以避免产生平行导电通道，并克服由其带来的器件跨导和击穿电压降低，射频特性功能下降和开关特性变差等不足。可以减弱陷阱效应，增大沟道中的2DEG浓度，以及提高器件的击穿电压和可靠性。本发明用于实现器件常关操作所采用的凹槽栅刻蚀技术具备工艺成熟、成本低、均匀性和重复性好等优势。
-
公开(公告)号：CN113725297B
公开(公告)日：2024-10-01
申请号：CN202110974627.7
申请日：2021-08-24
Applicant: 厦门大学
IPC: H01L29/778 , H01L29/06 , H01L21/34
Abstract: 本发明公开了一种具有盖帽层的常开型氧化镓基HFET器件及其制备方法，属于半导体器件技术领域；器件结构依次包括：衬底；位于衬底上方的非故意掺杂(UID)β‑Ga2O3缓冲层；位于缓冲层上方的两侧被刻蚀的非故意掺杂(UID)β‑Ga2O3台面状沟道层；位于台面状沟道层左上方的源电极，中间上方的本征β‑(AlGa)2O3间隔层，以及右上方的漏电极；位于间隔层上方的n型掺杂β‑(AlGa)2O3势垒层；位于势垒层上方的β‑Ga2O3盖帽层和钝化层，以及位于盖帽层上方的栅电极。本发明提供的HFET器件结构在栅电极和势垒层之间生长了一层盖帽层，有效地减小了栅极的泄露电流，提高了器件的击穿电压和可靠性；此外，本发明采用钝化层以改善器件内部的电场分布，进一步提高了器件的击穿电压。
-
公开(公告)号：CN118399725A
公开(公告)日：2024-07-26
申请号：CN202410487045.X
申请日：2024-04-22
Applicant: 厦门大学 , 厦门磐晟电气设备有限公司
IPC: H02M1/088 , H02M1/38 , H02M1/32 , H02M7/5387
Abstract: 本发明公开了一种SiC MOSFET串扰抑制驱动电路，包括半桥驱动芯片、半桥电路和一对串扰抑制电路；其中，半桥电路包括由SiC MOSFET构成的上下桥臂；半桥驱动芯片输出一对互补的上桥臂PWM信号和下桥臂PWM信号；上桥臂串扰抑制电路的输入为下桥臂PWM信号，输出连接到上桥臂的SiC MOSFET的栅极；反之亦然；每个串扰抑制电路均包括一个微分电路和一个开关管，微分电路将输入的PWM信号转换成尖峰脉冲，作为开关管的控制信号，开关管的两输出端分别连接到SiC MOSFET的栅极和负电源，在导通时提供负压偏置。本电路解决了SiC功率器件关断时串扰加剧的问题，同时解决电压变化率/电压检测电路因为SiC功率器件开通关断时的栅极振荡导致检测到错误的串扰信号问题。
-
公开(公告)号：CN113725297A
公开(公告)日：2021-11-30
申请号：CN202110974627.7
申请日：2021-08-24
Applicant: 厦门大学
IPC: H01L29/778 , H01L29/06 , H01L21/34
Abstract: 本发明公开了一种具有盖帽层的常开型氧化镓基HFET器件及其制备方法，属于半导体器件技术领域；器件结构依次包括：衬底；位于衬底上方的非故意掺杂(UID)β‑Ga2O3缓冲层；位于缓冲层上方的两侧被刻蚀的非故意掺杂(UID)β‑Ga2O3台面状沟道层；位于台面状沟道层左上方的源电极，中间上方的本征β‑(AlGa)2O3间隔层，以及右上方的漏电极；位于间隔层上方的n型掺杂β‑(AlGa)2O3势垒层；位于势垒层上方的β‑Ga2O3盖帽层和钝化层，以及位于盖帽层上方的栅电极。本发明提供的HFET器件结构在栅电极和势垒层之间生长了一层盖帽层，有效地减小了栅极的泄露电流，提高了器件的击穿电压和可靠性；此外，本发明采用钝化层以改善器件内部的电场分布，进一步提高了器件的击穿电压。
-
公开(公告)号：CN118605685A
公开(公告)日：2024-09-06
申请号：CN202410826390.1
申请日：2024-06-25
Applicant: 厦门大学 , 厦门磐晟电气设备有限公司
IPC: G05F1/67
Abstract: 单相两级光伏并网逆变器遮光条件下功率点跟踪系统，包括光伏阵列模块、DC/DC模块、逆变器模块和控制器模块；光伏阵列模块利用太阳能发电并输出电压；DC/DC模块对光伏阵列模块输出的电压进行放大；逆变器模块与控制DC/DC模块和控制器模块相连以将放大的电压转换成交流电，控制器模块获取光伏阵列模块的输出功率数据、光照度和环境温度，并结合智能算法快速搜索全局最大功率点，根据最大功点控制DC/DC模块调整输出的电压以及控制光伏阵列模块调整工作点，使得光伏模块的输出功率接近最大功率点，实现功率点跟踪。本发明系统提高了跟踪最大功率点的准确性，避免陷入局部极值。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.037 seconds)
