-
公开(公告)号:CN113470953B
公开(公告)日:2024-12-27
申请号:CN202110082578.6
申请日:2021-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01F38/08
Abstract: 一种电感装置包括绝缘层、下磁性层及上磁性层,绝缘层、下磁性层及上磁性层被形成为使得绝缘层不会在电感装置的外边缘或翼处将下磁性层与上磁性层隔开。下磁性层与上磁性层在电感装置的绝缘层及导体周围形成连续的磁性层。通过形成穿过上磁性层的开口来提供漏磁路径。可通过半导体工艺形成穿过上磁性层的开口,所述半导体工艺与用于形成绝缘层的半导体工艺(例如旋转涂布)相比具有相对较高的精度及准确度。这会减少电感装置内以及从电感装置到电感装置的漏磁路径变化。
-
公开(公告)号:CN111128928B
公开(公告)日:2022-06-10
申请号:CN201911047763.0
申请日:2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/373 , H01L21/50
Abstract: 制造半导体器件的方法包括:在一个或多个芯片的表面上形成焊料层。在一个或多个芯片中的每个上的焊料层上方放置盖。施加热量和压力以熔化焊料层,并将每个盖附接至相应的焊料层。焊料层具有≥50W/mK的热导率。本发明的实施例还涉及半导体器件。
-
公开(公告)号:CN114512415A
公开(公告)日:2022-05-17
申请号:CN202011285345.8
申请日:2020-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 本发明实施例涉及半导体测试元件及半导体测试方法。一种半导体测试元件,包含有:半导体衬底、第一内部互连结构、第二内部互连结构、连接金属层、重布层结构、第一端点以及第二端点。所述第一内部互连结构与所述第二内部互连结构设置于所述半导体衬底上,与所述半导体衬底电性隔离。所述连接金属层电性连接所述第一内部互连结构与所述第二内部互连结构,且与所述半导体衬底电性隔离。所述重布层结构与所述第一内部互连结构及所述第二内部互连结构电性连接。所述第一端点与所述第二端点通过所述重布层结构分别与所述第一内部互连结构及所述第二内部互连结构电性连接。
-
-
公开(公告)号:CN113130405B
公开(公告)日:2024-12-24
申请号:CN202011627038.3
申请日:2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体封装件包括:半导体芯片,设置在第一衬底的第一主表面上方;封装盖,设置在半导体芯片上方;以及间隔件,从所述封装盖延伸穿过第一衬底中的相应孔。间隔件进入第一衬底的第一主表面处的孔,并且延伸超过第一衬底的相对的第二主表面。本申请的实施例还涉及制造半导体封装件的方法。
-
公开(公告)号:CN113130405A
公开(公告)日:2021-07-16
申请号:CN202011627038.3
申请日:2020-12-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 半导体封装件包括:半导体芯片,设置在第一衬底的第一主表面上方;封装盖,设置在半导体芯片上方;以及间隔件,从所述封装盖延伸穿过第一衬底中的相应孔。间隔件进入第一衬底的第一主表面处的孔,并且延伸超过第一衬底的相对的第二主表面。本申请的实施例还涉及制造半导体封装件的方法。
-
公开(公告)号:CN108336073A
公开(公告)日:2018-07-27
申请号:CN201711240557.2
申请日:2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/544 , H01L21/50
Abstract: 本发明实施例涉及半导体结构及其制作方法,所述制作方法包含:形成重布层RDL;在所述RDL上方形成导电部件;通过所述导电部件执行第一电测试;在所述RDL上方放置第一裸片;通过所述导电部件执行第二电测试;及在所述第一裸片及所述导电部件上方放置第二裸片。
-
-
公开(公告)号:CN113470953A
公开(公告)日:2021-10-01
申请号:CN202110082578.6
申请日:2021-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01F38/08
Abstract: 一种电感装置包括绝缘层、下磁性层及上磁性层,绝缘层、下磁性层及上磁性层被形成为使得绝缘层不会在电感装置的外边缘或翼处将下磁性层与上磁性层隔开。下磁性层与上磁性层在电感装置的绝缘层及导体周围形成连续的磁性层。通过形成穿过上磁性层的开口来提供漏磁路径。可通过半导体工艺形成穿过上磁性层的开口,所述半导体工艺与用于形成绝缘层的半导体工艺(例如旋转涂布)相比具有相对较高的精度及准确度。这会减少电感装置内以及从电感装置到电感装置的漏磁路径变化。
-
公开(公告)号:CN108336073B
公开(公告)日:2021-03-02
申请号:CN201711240557.2
申请日:2017-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/544 , H01L21/50
Abstract: 本发明实施例涉及半导体结构及其制作方法,所述制作方法包含:形成重布层RDL;在所述RDL上方形成导电部件;通过所述导电部件执行第一电测试;在所述RDL上方放置第一裸片;通过所述导电部件执行第二电测试;及在所述第一裸片及所述导电部件上方放置第二裸片。
-
-
-
-
-
-
-
-
-