电路布局着色方法
    2.
    发明授权

    公开(公告)号:CN109582991B

    公开(公告)日:2024-11-19

    申请号:CN201711240590.5

    申请日:2017-11-30

    Abstract: 本公开的实施例提供了一种电路布局着色方法,通过坐标对多重图案化技术MPT相容的布局设计中,G0链接网络的节点进行排序及预着色,在一实施例中,一种方法识别一电路布局中的目标网络,每一目标网络具有表示电路图案的两个或多个链接节点,并且每一目标网络呈现在一虚拟X‑Y坐标平面中,将一第一特征分配给每一目标网络中的一第一节点,使用一基于坐标的方法确定该第一节点,以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点,使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。

    电路布局着色方法
    3.
    发明公开

    公开(公告)号:CN109582991A

    公开(公告)日:2019-04-05

    申请号:CN201711240590.5

    申请日:2017-11-30

    Abstract: 本公开的实施例提供了一种电路布局着色方法,通过坐标对多重图案化技术MPT相容的布局设计中,G0链接网络的节点进行排序及预着色,在一实施例中,一种方法识别一电路布局中的目标网络,每一目标网络具有表示电路图案的两个或多个链接节点,并且每一目标网络呈现在一虚拟X-Y坐标平面中,将一第一特征分配给每一目标网络中的一第一节点,使用一基于坐标的方法确定该第一节点,以及以交替的方式将该第一特征及一第二特征分配给每一目标网络中的其余节点,使每一目标网络中任意两个紧邻的链接节点具有不同特征。避免了制造半导体元件的不确定性。

Patent Agency Ranking