存储器器件、写入辅助电路和方法

    公开(公告)号:CN119724290A

    公开(公告)日:2025-03-28

    申请号:CN202311555071.3

    申请日:2023-11-20

    Abstract: 本公开涉及存储器器件、写入辅助电路和方法。一种存储器器件包括:存储器单元,处于第一电源电压的第一电源域中;位线,耦合到所述存储器单元;和写入辅助电路。所述写入辅助电路包括:输入端;输出端,在所述存储器单元的写入操作中电耦合到所述位线;输入电路,电耦合到所述输入端;以及输出电路,电耦合在所述输入电路和所述输出端之间。所述输入电路处于不同于所述第一电源电压的第二电源电压的第二电源域中,并且所述输出电路处于所述第一电源域中。

    集成电路装置
    3.
    实用新型

    公开(公告)号:CN222319757U

    公开(公告)日:2025-01-07

    申请号:CN202420843191.7

    申请日:2024-04-22

    Abstract: 一种集成电路装置包含多个静态随机存取记忆体(SRAM)单元、一第一位元线、一电容器、一写入驱动器晶体管及一负电压产生器电路。该第一位元线与所述多个SRAM单元的一行耦接,其中该第一位元线实质上沿着一第一方向延伸。该电容器包含一第一电极及与该第一电极间隔开的一第二电极。在一俯视图中,该第一电极具有实质上沿着该第一方向延伸的至少一条第一金属线,且该至少一条第一金属线的一长度小于该第一位元线的一长度。该写入驱动器晶体管耦接于该第一位元线与该电容器的该第一电极之间。该负电压产生器电路耦接至该电容器的该第二电极。

    记忆体装置
    4.
    实用新型

    公开(公告)号:CN220381786U

    公开(公告)日:2024-01-23

    申请号:CN202321785271.3

    申请日:2023-07-07

    Abstract: 提供一种记忆体装置,包括至少一个位元格、一对晶体管、及电压产生电路。电压产生电路耦合至负电压线,并用以经由负电压线将一对数据线中的至少一者的电压下拉至负电压位准。电压产生电路包括第一电容单元、第二电容单元、及开关电路。第一电容单元包括第一电容器。第二电容单元包括第二电容器。开关电路用以回应于彼此不同的第一突跳信号及第二突跳信号,将第一电容器、第二电容器、或其组合连接至负电压线。

Patent Agency Ranking