公开(公告)号：CN116679887B

公开(公告)日：2023-10-24

申请号：CN202310915570.2

申请日：2023-07-24

Applicant: 合肥奎芯集成电路设计有限公司 ,  上海奎芯集成电路设计有限公司

Inventor： 朱志强 ,  华庆明

IPC: G06F3/06

Abstract: 本申请提供一种用于NAND Flash的通用控制模块及方法，属于存储器技术领域，所述通用控制模块集成于物理层，包括：依次通信连接的参数配置子模块、状态机和DFI接口；参数配置子模块包括预先定义的寄存器接口，用于响应于用户的参数配置操作对目标寄存器进行赋值；目标寄存器包括命令寄存器、地址寄存器、时序参数寄存器和数据长度寄存器；状态机用于基于命令寄存器、地址寄存器、时序参数寄存器和数据长度寄存器对应的参数值生成用于访问NAND Flash的接口时序控制信号；DFI接口用于基于接口时序控制信号访问目标NAND Flash颗粒，能兼容ONFI5.1的全部命令，降低SOC电路复杂度及成本。

公开(公告)号：CN116679887A

公开(公告)日：2023-09-01

申请号：CN202310915570.2

申请日：2023-07-24

Applicant: 合肥奎芯集成电路设计有限公司 ,  上海奎芯集成电路设计有限公司

Inventor： 朱志强 ,  华庆明

IPC: G06F3/06

Abstract: 本申请提供一种用于NAND Flash的通用控制模块及方法，属于存储器技术领域，所述通用控制模块集成于物理层，包括：依次通信连接的参数配置子模块、状态机和DFI接口；参数配置子模块包括预先定义的寄存器接口，用于响应于用户的参数配置操作对目标寄存器进行赋值；目标寄存器包括命令寄存器、地址寄存器、时序参数寄存器和数据长度寄存器；状态机用于基于命令寄存器、地址寄存器、时序参数寄存器和数据长度寄存器对应的参数值生成用于访问NAND Flash的接口时序控制信号；DFI接口用于基于接口时序控制信号访问目标NAND Flash颗粒，能兼容ONFI5.1的全部命令，降低SOC电路复杂度及成本。

公开(公告)号：CN117991867B

公开(公告)日：2024-06-14

申请号：CN202410384209.6

申请日：2024-04-01

Applicant: 合肥奎芯集成电路设计有限公司 ,  上海奎芯集成电路设计有限公司

Inventor： 朱志强 ,  何亚军 ,  王晓阳

IPC: G06F1/12 ,  G06F1/24 ,  G06F12/02 ,  G06F13/42

Abstract: 本申请提供一种ONFI物理层的通路时钟控制电路，属于高速互连技术领域，所述电路包括：命令信号并转串FIFO、数据信号并转串FIFO和通路时钟控制子电路；通路时钟控制子电路用于基于初始复位信号生成写复位信号，基于初始复位信号和写复位信号对初始读时钟信号进行处理得到分频读时钟信号和高速读时钟信号；高速读时钟信号的频率是分频读时钟信号的2倍；命令信号并转串FIFO用于基于初始写时钟信号、写复位信号和分频读时钟信号实现命令信号传输；数据信号并转串FIFO用于基于初始写时钟信号、写复位信号和高速读时钟信号实现数据信号传输，能有效降低ONFI PHY的工作功耗。

公开(公告)号：CN117991867A

公开(公告)日：2024-05-07

申请号：CN202410384209.6

申请日：2024-04-01

Applicant: 合肥奎芯集成电路设计有限公司 ,  上海奎芯集成电路设计有限公司

Inventor： 朱志强 ,  何亚军 ,  王晓阳

IPC: G06F1/12 ,  G06F1/24 ,  G06F12/02 ,  G06F13/42

Abstract: 本申请提供一种ONFI物理层的通路时钟控制电路，属于高速互连技术领域，所述电路包括：命令信号并转串FIFO、数据信号并转串FIFO和通路时钟控制子电路；通路时钟控制子电路用于基于初始复位信号生成写复位信号，基于初始复位信号和写复位信号对初始读时钟信号进行处理得到分频读时钟信号和高速读时钟信号；高速读时钟信号的频率是分频读时钟信号的2倍；命令信号并转串FIFO用于基于初始写时钟信号、写复位信号和分频读时钟信号实现命令信号传输；数据信号并转串FIFO用于基于初始写时钟信号、写复位信号和高速读时钟信号实现数据信号传输，能有效降低ONFI PHY的工作功耗。