公开(公告)号：CN102739272B

公开(公告)日：2014-08-20

申请号：CN201210211483.0

申请日：2012-06-26

Applicant: 哈尔滨工程大学

Inventor： 陈涛 ,  王莹 ,  蒋伊琳 ,  司伟建 ,  岳玮

IPC: H04B1/16 ,  H04L25/03

Abstract: 本发明涉及数字化信号处理领域，具体涉及一种实时性更强、精度更高的基于FPGA实现的信道化接收机子信道实时频谱合成方法。本发明包括如下步骤：（1）数字输入信号转换为16路并行数据；（2）1输出16路IQ信号，采进行16路均匀信道化；（3）计算16路IQ信号的幅度和相位；（4）对16路IQ数据延时；（5）求得的信号瞬时频率，获得信号时间起始阶段所在信道及相邻两个信道；（6）进行时域加窗处理；（7）进行短时快速傅里叶变换单元处理；（8）对三路信号频谱进行合成。本发明采用基于短时快速傅里叶变换处理的FPGA流水线处理方式，可保证在脉冲信号下降沿5us后识别出宽带信号的3dB带宽等时频信息，测频精度为1MHz，提高了信号识别的实时性。

公开(公告)号：CN102739272A

公开(公告)日：2012-10-17

申请号：CN201210211483.0

申请日：2012-06-26

Applicant: 哈尔滨工程大学

Inventor： 陈涛 ,  王莹 ,  蒋伊琳 ,  司伟建 ,  岳玮

IPC: H04B1/16 ,  H04L25/03

Abstract: 本发明涉及数字化信号处理领域，具体涉及一种实时性更强、精度更高的基于FPGA实现的信道化接收机子信道实时频谱合成方法。本发明包括如下步骤：（1）数字输入信号转换为16路并行数据；（2）1输出16路IQ信号，采进行16路均匀信道化；（3）计算16路IQ信号的幅度和相位；（4）对16路IQ数据延时；（5）求得的信号瞬时频率，获得信号时间起始阶段所在信道及相邻两个信道；（6）进行时域加窗处理；（7）进行短时快速傅里叶变换单元处理；（8）对三路信号频谱进行合成。本发明采用基于短时快速傅里叶变换处理的FPGA流水线处理方式，可保证在脉冲信号下降沿5us后识别出宽带信号的3dB带宽等时频信息，测频精度为1MHz，提高了信号识别的实时性。