一种双缓冲IRIG-B码产生方法

    公开(公告)号:CN111913523B

    公开(公告)日:2024-05-07

    申请号:CN202010568359.4

    申请日:2020-06-19

    Abstract: 本发明涉及一种双缓冲IRIG‑B码产生方法,包括如下步骤:在FPGA中设置两个深度为128位、宽为1的FIFO作为B码码元的双缓冲,并均初始化为空闲状态,此时秒信号触发标志为0,在当前秒信号时刻,CPU中产生一组B码码元内容,在当前秒信号后500ms时刻,CPU侧将该组B码码元通过IO口写入到FPGA的FIFO中,在写入过程中,FPGA随机选择一个空闲状态的FIFO来存储该组B码码元,该空闲状态的FIFO变为存储态,将秒信号触发标志设置为1,FPGA侧触发产生本秒B码时帧。本发明能够使码元的前沿和后沿均在FPGA中产生,不需要CPU响应10ms中断,减轻CPU负荷,具有精度高、可靠性高、便于实现的特点。

    一种双缓冲IRIG-B码产生方法

    公开(公告)号:CN111913523A

    公开(公告)日:2020-11-10

    申请号:CN202010568359.4

    申请日:2020-06-19

    Abstract: 本发明涉及一种双缓冲IRIG-B码产生方法,包括如下步骤:在FPGA中设置两个深度为128位、宽为1的FIFO作为B码码元的双缓冲,并均初始化为空闲状态,此时秒信号触发标志为0,在当前秒信号时刻,CPU中产生一组B码码元内容,在当前秒信号后500ms时刻,CPU侧将该组B码码元通过IO口写入到FPGA的FIFO中,在写入过程中,FPGA随机选择一个空闲状态的FIFO来存储该组B码码元,该空闲状态的FIFO变为存储态,将秒信号触发标志设置为1,FPGA侧触发产生本秒B码时帧。本发明能够使码元的前沿和后沿均在FPGA中产生,不需要CPU响应10ms中断,减轻CPU负荷,具有精度高、可靠性高、便于实现的特点。

    一种便于探针获取端子台接线柱电信号的装置

    公开(公告)号:CN104391141B

    公开(公告)日:2017-06-13

    申请号:CN201410735015.2

    申请日:2014-12-08

    Abstract: 本发明公开了一种便于探针获取端子台接线柱电信号的装置,包括连接机构(1)和夹持机构(7),所述的连接机构(1)包括圆轴杆(2)和多个套筒(4),套筒(4)上沿轴向设置有一个贯穿套筒(4)的穿孔(9),所述的套筒(4)一端设置有一个触头(5),另一端安装在圆轴杆(2)上,触头(5)一端位于穿孔(9)内,另一端位于套筒(4)外端,连接机构通过圆轴杆(2)安装在夹持机构(7)上。本发明的有益效果是:本装置能够保持测试仪器的探针与被测仪器的接线柱之间有良好的接触,这样解放了工作人员的双手,提高了工作效率。

    一种回转驱动器在线更换装置及方法

    公开(公告)号:CN117394768A

    公开(公告)日:2024-01-12

    申请号:CN202311445345.3

    申请日:2023-11-01

    Abstract: 本发明涉及光伏支架维护领域,特别是一种回转驱动器在线更换装置及方法,装置包括立柱、主梁接头、主梁和推杆组件。立柱设置在安装基础上,立柱顶端设置有回转驱动器;主梁接头可拆卸地与回转驱动器连接;主梁与主梁接头连接;推杆组件一端与立柱可拆卸连接,另一端与主梁可拆卸连接。本发明优点是在需要更换光伏组件支架的回转驱动器时,不需要拆卸主梁,通过推杆组件与主梁接头配合,直接完成回转驱动器的在线更换,提高了维护效率。

    一种可多点驱动平单轴光伏跟踪支架

    公开(公告)号:CN116995999A

    公开(公告)日:2023-11-03

    申请号:CN202311054502.8

    申请日:2023-08-21

    Abstract: 本发明涉及光伏支架领域,特别是一种可多点驱动平单轴光伏跟踪支架,包括若干立柱、主驱动器、主梁和斜梁;立柱设置在基座上并成列排布;主驱动器设置在立柱顶端,主驱动器包括电机与回转减速器,回转减速器包括减速器壳体和在减速器壳体内转动设置并传动连接的蜗轮与蜗杆,电机设置在减速器壳体上,电机的动力输出轴与蜗杆传动连接,蜗轮上固定连接有扭力臂,扭力臂一端与立柱顶部固定连接;主梁一端与减速器壳体固定连接;斜梁设置在主梁上并用于安装光伏组件,斜梁在水平位置时斜梁上用于安装光伏组件的安装面高于减速器壳体。本发明优点是将减速器壳体与光伏组件相对位置固定,使光伏组件转动时与回转减速器和电机不发生干涉。

    一种实现时间同步的方法和系统

    公开(公告)号:CN112994822A

    公开(公告)日:2021-06-18

    申请号:CN202110173632.8

    申请日:2021-02-09

    Abstract: 本发明公开了一种实现时间同步的方法,包括以下步骤:配置单片机;使用第一捕获通道捕获卫星模块发送的秒脉冲;通过PWM模块产生脉冲信号,将脉冲信号反馈给单片机的第二捕获通道;计算本地时间和卫星时间之间的秒时差;计算多个秒时差,根据多个秒时差获取稳定性参数;根据稳定性参数进行相位调整,实现时间同步。与方法对应的一种实现时间同步的系统,包括单片机和PWM模块;其中,单片机包括系统时钟频率源、第一捕获通道、第二捕获通道、秒时差计算模块、稳定性判定模块、相位调整模块。利用本发明实现时间同步能克服现有技术复杂度高的问题。

    CDMA数显钟及其控制方法
    7.
    发明授权

    公开(公告)号:CN103957028B

    公开(公告)日:2017-06-06

    申请号:CN201410182057.8

    申请日:2014-05-04

    Abstract: 本发明公开了一种CDMA数显钟,包括由电源模块供电的CDMA信号接收模块、CPU模块和LED数码显示管,所述CPU模块包括计数器,所述CDMA信号接收模块的信号输出端与所述CPU模块的信号输入端连接,所述CPU模块的第一信号输出端与所述LED数码显示管的信号输入端连接。本发明还公开了一种CDMA数显钟的控制方法。

    一种实现时间同步的方法和系统

    公开(公告)号:CN112994822B

    公开(公告)日:2023-02-03

    申请号:CN202110173632.8

    申请日:2021-02-09

    Abstract: 本发明公开了一种实现时间同步的方法,包括以下步骤:配置单片机;使用第一捕获通道捕获卫星模块发送的秒脉冲;通过PWM模块产生脉冲信号,将脉冲信号反馈给单片机的第二捕获通道;计算本地时间和卫星时间之间的秒时差;计算多个秒时差,根据多个秒时差获取稳定性参数;根据稳定性参数进行相位调整,实现时间同步。与方法对应的一种实现时间同步的系统,包括单片机和PWM模块;其中,单片机包括系统时钟频率源、第一捕获通道、第二捕获通道、秒时差计算模块、稳定性判定模块、相位调整模块。利用本发明实现时间同步能克服现有技术复杂度高的问题。

    一种压板状态监测电路及监测方法

    公开(公告)号:CN112904115B

    公开(公告)日:2022-11-29

    申请号:CN202110075111.9

    申请日:2021-01-20

    Abstract: 本发明公开了一种压板状态监测电路,压板监测电路输出端通过电容C1与压板电路输入端连接,压板监测电路输入端通过电容C2与压板电路输出端连接,压板监测电路用于监测压板电路的运行状态;压板监测电路将第一信号通过电容C1输入到压板电路中,获得第二信号,第二信号通过电容C2输入到压板监测电路中,压板监测电路检测第二信号是否存在,若存在第二信号,则压板电路处于正常状态,若不存在第二信号,则压板电路处于断开状态,若存在第二信号且不稳定,则压板电路处于危险状态;本发明的有益效果为有效的防止似合似断的中间状态(未旋紧状态)不能正确监测问题,提高了系统的整体可靠性;提高操作回路的可靠性,且提高了防误操作的能力。

    一种压板状态监测电路及监测方法

    公开(公告)号:CN112904115A

    公开(公告)日:2021-06-04

    申请号:CN202110075111.9

    申请日:2021-01-20

    Abstract: 本发明公开了一种压板状态监测电路,压板监测电路输出端通过电容C1与压板电路输入端连接,压板监测电路输入端通过电容C2与压板电路输出端连接,压板监测电路用于监测压板电路的运行状态;压板监测电路将第一信号通过电容C1输入到压板电路中,获得第二信号,第二信号通过电容C2输入到压板监测电路中,压板监测电路检测第二信号是否存在,若存在第二信号,则压板电路处于正常状态,若不存在第二信号,则压板电路处于断开状态,若存在第二信号且不稳定,则压板电路处于危险状态;本发明的有益效果为有效的防止似合似断的中间状态(未旋紧状态)不能正确监测问题,提高了系统的整体可靠性;提高操作回路的可靠性,且提高了防误操作的能力。

Patent Agency Ranking