-
公开(公告)号:CN101593169A
公开(公告)日:2009-12-02
申请号:CN200810108195.6
申请日:2008-05-30
Applicant: 国际商业机器公司
IPC: G06F15/177 , G06F15/78
Abstract: 一种用于多个可配置逻辑阵列RLA的配置方法和配置管理器,以及包含该配置管理器和多个可配置逻辑阵列RLA的可配置计算装置。配置管理器包括:配置存储器,用于存储多个配置数据和与配置数据相对应的功能标识;配置控制器,用于响应来自一个通用计算装置的对RLA进行配置的请求,从配置存储器中选择一个配置数据,并将其发送到RLA。本发明尤其适合于分布式计算网络中可配置逻辑阵列的配置。
-
公开(公告)号:CN101419495A
公开(公告)日:2009-04-29
申请号:CN200710166839.2
申请日:2007-10-22
Applicant: 国际商业机器公司
IPC: G06F1/32
CPC classification number: G06F13/4286 , G06F13/14 , G06F13/42 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供了降低计算机系统中I/O功率的方法,降低计算机系统中I/O功率的装置,以及计算机系统。根据本发明的一个方面,提供了一种降低计算机系统中I/O功率的方法,包括以下步骤:缓存要发送到总线上的各路数据;对缓存的各路数据按照编码规则进行n位至n+m位编码,其中n和m均是大于等于1的整数,所述编码规则用于降低码型的切换频率;以及将编码的各路数据发送到所述总线上。
-
公开(公告)号:CN101191819A
公开(公告)日:2008-06-04
申请号:CN200610149473.3
申请日:2006-11-21
Applicant: 国际商业机器公司
IPC: G01R31/3185 , G01R31/317
CPC classification number: G01R31/31705 , G01R31/318519
Abstract: 本发明提供了现场可编程门阵列(FPGA)、用于调试现场可编程门阵列的系统、用于调试现场可编程门阵列的方法、FPGA配置数据产品以及配置FPGA的方法和系统。根据本发明的一个方面,提供了一种现场可编程门阵列(FPGA),具有待测逻辑单元,并包括:探测信号选择单元,用于从所述待测逻辑单元中的多个探测点中选择至少一个探测点,并获取所述探测点处的探测信号;以及高速串行收发机,用于将所述探测信号转变为高速串行的信号并且发送到外部。
-
公开(公告)号:CN101493761B
公开(公告)日:2013-05-29
申请号:CN200810003557.5
申请日:2008-01-25
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F1/3287 , G06F9/3867 , G06F9/3885 , G06F9/4818 , G06F11/30 , G06F13/18 , Y02D10/14
Abstract: 一种处理器流水线处理指令的方法及相应的处理器,其中根据功能将流水线分为基本流水级和增强流水级,其中所述基本流水级始终启用;根据工作负载的性能要求启用或关闭所述增强流水级。还公开了一种中央处理单元的流水线处理指令的方法,其中根据功能将流水线分为基本流水级和增强流水级;将每个流水级分为一个基本模块和至少一个增强模块,其中所述基本模块始终启用;根据工作负载的性能要求启用或关闭所述流水级中的增强模块。
-
公开(公告)号:CN101191819B
公开(公告)日:2012-05-23
申请号:CN200610149473.3
申请日:2006-11-21
Applicant: 国际商业机器公司
IPC: G01R31/3185 , G01R31/317
CPC classification number: G01R31/31705 , G01R31/318519
Abstract: 本发明提供了现场可编程门阵列(FPGA)、用于调试现场可编程门阵列的系统、用于调试现场可编程门阵列的方法、FPGA配置数据产品以及配置FPGA的方法和系统。根据本发明的一个方面,提供了一种现场可编程门阵列(FPGA),具有待测逻辑单元,并包括:探测信号选择单元,用于从所述待测逻辑单元中的多个探测点中选择至少一个探测点,并获取所述探测点处的探测信号;以及高速串行收发机,用于将所述探测信号转变为高速串行的信号并且发送到外部。
-
公开(公告)号:CN101419495B
公开(公告)日:2012-05-30
申请号:CN200710166839.2
申请日:2007-10-22
Applicant: 国际商业机器公司
IPC: G06F1/32
CPC classification number: G06F13/4286 , G06F13/14 , G06F13/42 , Y02D10/14 , Y02D10/151
Abstract: 本发明提供了降低计算机系统中I/O功率的方法,降低计算机系统中I/O功率的装置,以及计算机系统。根据本发明的一个方面,提供了一种降低计算机系统中I/O功率的方法,包括以下步骤:缓存要发送到总线上的各路数据;对缓存的各路数据按照编码规则进行n位至n+m位编码,其中n和m均是大于等于1的整数,所述编码规则用于降低码型的切换频率;以及将编码的各路数据发送到所述总线上。
-
公开(公告)号:CN101499048A
公开(公告)日:2009-08-05
申请号:CN200810001500.1
申请日:2008-01-29
Applicant: 国际商业机器公司
CPC classification number: H04L25/4906 , G06F1/3253 , G06F9/3802 , Y02D10/151
Abstract: 提供了将经由并行总线以突发串方式发送的数据编码的编码方法/编码器和对应解码方法/解码器,并行总线宽度为n位,每个突发串包括m个数据字,该编码方法包括:将k个突发串的数据组织为(p×q)个Li×Cj矩阵,i=1,…,p,j=1,…,q,且;对每个矩阵确定是否存在能减少其总线切换数目的变换模式,当存在这种变换模式时确定该矩阵需要变换并确定用于变换该矩阵的对应变换模式;对确定需要变换的矩阵利用对应变换模式对其进行变换,用变换后的矩阵替换该矩阵;将确定不需要变换的矩阵和经替换的矩阵形成一个待发送的n×(k×m)矩阵;产生指示各矩阵变换状态的n位的变换信息字;将变换信息字附加到所述待发送的矩阵以形成实际需要发送的矩阵。
-
公开(公告)号:CN101493761A
公开(公告)日:2009-07-29
申请号:CN200810003557.5
申请日:2008-01-25
Applicant: 国际商业机器公司
IPC: G06F9/38
CPC classification number: G06F1/3287 , G06F9/3867 , G06F9/3885 , G06F9/4818 , G06F11/30 , G06F13/18 , Y02D10/14
Abstract: 一种处理器流水线处理指令的方法及相应的处理器,其中根据功能将流水线分为基本流水级和增强流水级,其中所述基本流水级始终启用;根据工作负载的性能要求启用或关闭所述增强流水级。还公开了一种中央处理单元的流水线处理指令的方法,其中根据功能将流水线分为基本流水级和增强流水级;将每个流水级分为一个基本模块和至少一个增强模块,其中所述基本模块始终启用;根据工作负载的性能要求启用或关闭所述流水级中的增强模块。
-
公开(公告)号:CN101162922A
公开(公告)日:2008-04-16
申请号:CN200610132278.X
申请日:2006-10-13
Applicant: 国际商业机器公司
CPC classification number: H04L25/03878 , H04L25/0272
Abstract: 本发明提供一种用于补偿多个通信通道的延时的方法,包括:提供具有一定频率范围的信号,该信号在所述多个通信通道中形成驻波;根据在上述驻波的峰值处的信号频率,计算所述多个通信通道彼此之间的相位差;以及根据上述相位差确定每个通信通道的延时。本发明可以应用于高速并行连接的通信通道,以消除通信通道的延时和实现长度匹配。由于本发明通过相位差确定通信通道的延时,因此即使出现延时差超过一个时钟周期的情况,也能够正确地计算相位差。本发明还提供了一种基于驻波的补偿多个通信通道的延时的装置。
-
公开(公告)号:CN101571836A
公开(公告)日:2009-11-04
申请号:CN200810083947.8
申请日:2008-04-29
Applicant: 国际商业机器公司
IPC: G06F12/12
Abstract: 本发明公开了一种针对共享缓存器的缓存块进行替换的方法和系统。在本发明的方法中,首先,通过色彩标记,记录各个缓存块分别属于哪个处理器上的程序。然后,记录每个处理器上的程序所占用的缓存块的数目、每个处理器上的程序的优先级及每个处理器上的程序所消耗的系统资源。最后,在需要进行缓存块替换时,根据上述记录的每个处理器上的程序所占用的缓存块的数目、每个处理器上的程序的优先级及每个处理器上的程序所消耗的系统资源中的部分或者全部信息,选择出用于替换的缓存块。根据本发明,在替换缓存块的时候,能够保证不同程序之间的公平性。
-
-
-
-
-
-
-
-
-