公开(公告)号：CN101246510A

公开(公告)日：2008-08-20

申请号：CN200810034025.8

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 王健 ,  来金梅 ,  余建德 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种可编程逻辑器件硬件结构的通用建模方法。该方法首先对FPGA硬件结构进行层次划分：分为5个层次，共6类模块单元，然后按层次进行分别建模。建模时采用文本文件对模型进行记录描述，一个文本文件记录一个层次的硬件单元相关信息；此外，还设有记录模型码点信息、封装信息和损坏单元信息的文本文件。按本发明方法建模而形成的描述文件可以被通用的FPGA应用软件系统正确地读入、识别、分析，并据此计算出相应的硬件资源策略来实现具体的电路。

公开(公告)号：CN101620640B

公开(公告)日：2012-05-16

申请号：CN200810040159.0

申请日：2008-07-03

Applicant: 复旦大学

Inventor： 来金梅 ,  余建德 ,  王键 ,  王元 ,  童家榕

IPC: G06F17/50 ,  H03K19/177

Abstract: 本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关盒结构灵活。本发明采用最小环尺寸衡量布线矩阵的开关盒结构的灵活性，在节点数目一定，节点度数一定的情况下，最小环尺寸越大，其结构就越灵活。本发明方法制得的灵活的布线矩阵的开关盒结构，能用作FPGA布线资源。

公开(公告)号：CN101246510B

公开(公告)日：2010-12-29

申请号：CN200810034025.8

申请日：2008-02-28

Applicant: 复旦大学

Inventor： 王健 ,  来金梅 ,  余建德 ,  童家榕

IPC: G06F17/50

Abstract: 本发明属于电子技术领域，具体为一种可编程逻辑器件硬件结构的通用建模方法。该方法首先对FPGA硬件结构进行层次划分：分为5个层次，共6类模块单元，然后按层次进行分别建模。建模时采用文本文件对模型进行记录描述，一个文本文件记录一个层次的硬件单元相关信息；此外，还设有记录模型码点信息、封装信息和损坏单元信息的文本文件。按本发明方法建模而形成的描述文件可以被通用的FPGA应用软件系统正确地读入、识别、分析，并据此计算出相应的硬件资源策略来实现具体的电路。

公开(公告)号：CN101620640A

公开(公告)日：2010-01-06

申请号：CN200810040159.0

申请日：2008-07-03

Applicant: 复旦大学

Inventor： 来金梅 ,  余建德 ,  王键 ,  王元 ,  童家榕

IPC: G06F17/50 ,  H03K19/177

Abstract: 本发明属电子技术领域，具体涉及基于最小环的FPGA布线矩阵的开关盒设计方法。本发明通过确立布线资源图、广度优先搜索、最小环最大化等步骤设计布线矩阵的开关盒结构，使其中的布线资源图的最小环尺寸最大化，使得到的布线矩阵的开关盒结构灵活。本发明采用最小环尺寸衡量布线矩阵的开关盒结构的灵活性，在节点数目一定，节点度数一定的情况下，最小环尺寸越大，其结构就越灵活。本发明方法制得的灵活的布线矩阵的开关盒结构，能用作FPGA布线资源。