-
公开(公告)号：CN103098376A
公开(公告)日：2013-05-08
申请号：CN201180042282.6
申请日：2011-09-01
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/20 , H01L21/768 , H01L23/522 , H03K17/06 , H03K19/0175
CPC classification number: H03K17/687 , G09G3/3677 , G09G2300/0426 , G09G2310/0286 , H01L27/124 , H01L27/1255 , H03K3/356008 , H03K3/356026 , H03K19/01714
Abstract: 本发明涉及一种至少包括一个晶体管的晶体管电路，晶体管（Tr1）与电源布线（33）的连接部中的至少一部分由构成该晶体管（Tr1）的沟道的材料来形成。由此，能够减小晶体管电路的电路面积。
-
公开(公告)号：CN103098140A
公开(公告)日：2013-05-08
申请号：CN201180041595.X
申请日：2011-08-30
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 构成移位寄存器的单元电路（11）包括：晶体管（T2），向该晶体管（T2）的漏极端子提供时钟信号（CK），该晶体管的源极端子与输出端子（OUT）相连接；晶体管（T9），若被提供激活状态的全导通控制信号（AON），则该晶体管（T9）向输出端子（OUT）输出导通电压，而若被提供非激活状态的全导通控制信号（AONB），则停止所述导通电压的输出；晶体管（T1），若被提供非激活状态的全导通控制信号（AONB），则该晶体管（T1）基于输入信号（IN）来向晶体管（T2）的控制端子提供导通电压；以及晶体管（T4），若被提供激活状态的全导通控制信号（AON），则该晶体管（T4）向晶体管（T2）的控制端子提供截止电压。由此，提供一种能通过简单的结构来防止全导通动作后的误动作的移位寄存器以及具备该移位寄存器的显示装置。
-
公开(公告)号：CN102576517A
公开(公告)日：2012-07-11
申请号：CN201080046262.1
申请日：2010-06-04
Applicant: 夏普株式会社
CPC classification number: G09G3/3614 , G09G3/3655 , G09G2310/0267
Abstract: 在进行CC驱动的显示装置，将在列方向将视频信号的分辨率转换为2倍进行显示的第一模式，切换为以视频信号的分辨率进行显示的第二模式。在第一模式，向与相邻的2条扫描信号线对应的在列方向相邻的2个像素所包括的各像素电极，供给相同极性且相同灰度等级的信号电位，并且使被写入像素电极的信号电位的变化方向按每相邻的2行而不同(2线反转驱动)。在第二模式，使被写入像素电极的信号电位的变化方向按每相邻的1行而不同(1线反转驱动)。提供如下的显示驱动电路：在进行CC驱动的显示装置，能够不引起显示品质的下降地在第一模式与第二模式之间相互切换，该第一模式是将视频信号的分辨率转换为n倍(n为整数)进行显示的模式，该第二模式是将视频信号的分辨率转换为m倍(m是与n不同的整数)进行显示的模式。
-
公开(公告)号：CN101868919A
公开(公告)日：2010-10-20
申请号：CN200880116731.5
申请日：2008-08-19
Applicant: 夏普株式会社
IPC: H03K19/0175 , G09G3/20 , G09G3/36 , H03F1/02 , H03F1/56 , H03K17/687 , H03K19/0185 , H03K19/094
CPC classification number: G09G3/3677 , G09G2310/0291 , G09G2330/021 , H03K19/0013 , H03K19/01714 , H03K19/018507 , H03K19/09441
Abstract: 具备：缓冲器部(32)，其具有包括相互串联连接的n沟道型的2个晶体管(4、6)的第1串联电路、包括相互串联连接的n沟道型的2个晶体管(5、7)的第2串联电路以及电容(101)；和反转信号生成部(31)，其仅采用n沟道型的沟道极性的晶体管(1～3)构成，生成输入信号的反转信号，输入信号输入到晶体管(6)的栅极和晶体管(7)的栅极，由反转信号生成部(31)生成的反转信号输入到晶体管(4)的栅极，从第2串联电路的2个晶体管彼此的连接点(OUT)输出输出信号，由此实现包括单极性沟道晶体管、能够抑制消耗电流并且加大负载的驱动能力的单相输入的缓冲器。
-
公开(公告)号：CN101218623A
公开(公告)日：2008-07-09
申请号：CN200680024865.5
申请日：2006-07-11
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2310/0245 , G09G2330/02 , G09G2330/027
Abstract: 在各源极总线(11)上具备电荷释放晶体管(31)，电荷释放晶体管(31)的极性和像素晶体管(14)的极性相同，像素晶体管(14)的截止电位信号(VSS)被发送给电荷释放晶体管(31)的栅极，在有源矩阵型液晶显示装置的电源关断时，使截止电位信号(VSS)在像素晶体管的导通电位信号(VDDG)达到GND电平电位之前先达到GND电平电位，从而使像素晶体管(14)和电荷释放晶体管(31)成为半导通状态，释放被蓄积在各像素(13)中的电荷。
-
Patent Agency Ranking
公开(公告)号：CN100363973C
公开(公告)日：2008-01-23
申请号：CN200410078935.8
申请日：2004-09-16
Applicant: 夏普株式会社
CPC classification number: G09G3/3648 , G09G2310/0251 , G09G2310/0297 , G09G2320/0219
Abstract: 本发明的课题是，在各水平期间，以与RGB对应地设置的3条数据信号线为1组，在数据信号供给期间之前，由于在规定期间同时将开关接通，将规定的电位供给各数据信号线，同时对数据信号线的各组进行预充电工作。在其后的数据信号供给期间，使RGB的数据信号线的各开关依次导通，在此时所选择的扫描信号线的像素上，经数据信号线供给RGB的各数据。由此，在以连续配置的多条数据信号线为1组，以时分方式驱动的显示装置中，可减少显示时的突上电位变动。
-
公开(公告)号：CN107004386A
公开(公告)日：2017-08-01
申请号：CN201580062616.4
申请日：2015-11-13
Applicant: 夏普株式会社
IPC: G09F9/30 , G09F9/00 , G09G3/20 , G09G3/36 , G02F1/1345
Abstract: 本发明的目的在于，实现能使用简易检查电路无遗漏地检测漏电并具有层级化的配线结构的显示装置。在层级化区域中，源极总线(SL)被布设为：在垂直方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合，并且，在水平方向上相邻的2个源极总线(SL)是第奇数列源极总线(SL)和第偶数列源极总线(SL)的组合。经由测试线向第奇数列源极总线(SL)和第偶数列源极总线(SL)提供不同大小的电位。
-
公开(公告)号：CN103098373B
公开(公告)日：2016-04-27
申请号：CN201180042280.7
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H03K17/687 , H03K19/0175
CPC classification number: H03K3/02 , G09G3/3677 , G09G2310/0286 , G11C19/184 , G11C19/28
Abstract: 本触发器包括：输入及输出端子；第1及第2控制信号端子；第1输出部，该第1输出部包括自举电容，并与第1控制信号端子及输出端子连接；第2输出部，该第2输出部与第1输出部及输出端子连接；第1输入部，该第1输入部与输入端子连接，并对自举电容进行充电；放电部，该放电部对自举电容进行放电；第2输入部，该第2输入部与输入端子相连接，并与第2输出部相连接；复位部，该复位部与第2控制信号端子相连接，并对放电部及第2输出部进行控制；第1初始化部，该第1初始化部控制第1输出部；第2初始化部，该第2初始化部控制第1输出部；以及第3初始化部，该第3初始化部对放电部及第2输出部进行控制。由此，能够实现在与时钟信号无关的情况下进行全导通动作的移位寄存器。
-
公开(公告)号：CN103155412B
公开(公告)日：2015-12-02
申请号：CN201180041593.0
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K19/0175 , H03K19/094
CPC classification number: G05F3/16 , G09G3/3674 , G09G2310/0286 , G09G2310/0291 , H04L25/0272
Abstract: 本信号处理电路包括：第一及第二输入端子；输出端子；第一输出部，该第一输出部包含上述自举电容，并与第二输入端子及输出端子相连接；第二输出部，该第二输出部与上述第一输入端子、第一电源以及输出端子相连接；电荷控制部，该电荷控制部与上述第一输入端子相连接，并对上述自举电容的电荷进行控制；以及电阻，该电阻的一端与输出端子相连接，并且另一端与第二电源相连接。由此，在自举效应停止后也能维持输出电位。
-
公开(公告)号：CN103098373A
公开(公告)日：2013-05-08
申请号：CN201180042280.7
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H03K17/687 , H03K19/0175
CPC classification number: H03K3/02 , G09G3/3677 , G09G2310/0286 , G11C19/184 , G11C19/28
Abstract: 本触发器包括：输入及输出端子；第1及第2控制信号端子；第1输出部，该第1输出部包括自举电容，并与第1控制信号端子及输出端子连接；第2输出部，该第2输出部与第1输出部及输出端子连接；第1输入部，该第1输入部与输入端子连接，并对自举电容进行充电；放电部，该放电部对自举电容进行放电；第2输入部，该第2输入部与输入端子相连接，并与第2输出部相连接；复位部，该复位部与第2控制信号端子相连接，并对放电部及第2输出部进行控制；第1初始化部，该第1初始化部控制第1输出部；第2初始化部，该第2初始化部控制第1输出部；以及第3初始化部，该第3初始化部对放电部及第2输出部进行控制。由此，能够实现在与时钟信号无关的情况下进行全导通动作的移位寄存器。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.029 seconds)
