公开(公告)号：CN119450254A

公开(公告)日：2025-02-14

申请号：CN202411578699.X

申请日：2024-11-07

Applicant: 安徽大学

Inventor： 赵强 ,  王子鸣 ,  张升钺 ,  李鑫 ,  李志刚 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H04N25/78 ,  H04N25/772 ,  H04N25/616

Abstract: 本申请涉及一种余差脉冲展宽插值量化型列级ADC、CMOS图像传感器，其中，该余差脉冲展宽插值量化型列级ADC包括：比较器、余差提取电路、脉冲展宽电路、粗量化计数器、细量化计数器和误差校正电路；比较器用于比较斜坡信号和像素信号，比较器的输出端通过第一与门连接余差提取电路的输入端以及粗量化计数器的输入端；余差提取电路用于提取第一与门的输出下降沿与自身之后的首个时钟上升沿之间的时间差，余差提取电路的输出端连接脉冲展宽电路的输入端以及误差校正电路的输入端；脉冲展宽电路用于对余差提取电路的输出进行展宽，脉冲展宽电路的输出端连接细量化计数器的输入端。解决了目前SSADC的量化速度较慢、时间精度不高的问题。

公开(公告)号：CN118138013A

公开(公告)日：2024-06-04

申请号：CN202410249381.0

申请日：2024-03-05

Applicant: 安徽大学

Inventor： 赵强 ,  王号 ,  田浪 ,  张升钺 ,  黄浩杰 ,  刘天翔 ,  徐秋虹 ,  郝礼才 ,  吴秀龙 ,  彭春雨 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/356

Abstract: 本发明属于集成电路器领域，具体涉及一种源隔离与极性加固的抗双节点翻转自恢复的锁存器、模块及芯片。该锁存器包括锁存电路、反相电路和传输电路部分。反相电路用于生成时钟信号CLK的反相信号NCK及存储数据D的反相值DN。传输电路用于根据时钟信号调整锁存器的工作模式，并向存储节点输入数据。其中，锁存电路由9个PMOS晶体管P1～P9和9个NMOS晶体管N1～N9构成。形成6个存储节点：S0～S5；其中，S0、S3均被NMOS晶体管包围，形成极性加固；P1、P5和P9，P2和P6，P3和P7，P4和P8形成源隔离加固。该方案解决了现有的锁存器难以在抗节点翻转能力、功耗、面积开销、延迟指标达到较佳匹配的问题。

公开(公告)号：CN119937706A

公开(公告)日：2025-05-06

申请号：CN202510068721.4

申请日：2025-01-16

Applicant: 安徽大学

Inventor： 赵强 ,  万能 ,  张升钺 ,  郝礼才 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G05F1/56

Abstract: 本发明属于模拟电路领域，具体涉及一种抗单粒子瞬态效应的带隙基准电路及其芯片。该方案包括：基准电压产生电路、脉宽加固电路和输出电路。其中，脉宽加固电路包括连接在基准电压产生电路中的关键节点上的两级反相器和传输管；该电路可以通过电荷耗散原理加速恢复由单粒子瞬态效应导致的基准电压产生电路的异常状态，并作为基准电压产生电路的启动电路。输出电路连接在基准电压产生电路的输出节点上，并通过施密特触发器或比较器等器件检测基准电压产生电路产生的输出信号的脉冲幅度，进而切断输出的带隙基准电压信号中超过安全阈值的部分。本发明解决了现有带隙基准电路的输出稳定性受单粒子瞬态效应影响较大，难以辐射环境下正常工作的问题。

公开(公告)号：CN119521034A

公开(公告)日：2025-02-25

申请号：CN202411661132.9

申请日：2024-11-20

Applicant: 安徽大学

Inventor： 赵强 ,  汤玉杰 ,  党世祺 ,  张升钺 ,  张建民 ,  强斌 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H04N25/773 ,  H04N25/771 ,  H04N25/766 ,  H04N25/703

Abstract: 本发明涉及图像传感器设计技术领域，具体公开了基于相邻像素预测的SAR‑SS型ADC电路、模块。本发明的SAR‑SS型ADC电路包括：信号输入部、增益放大器、采样保持及电压抬升部、预测控制部、SAR‑ADC部、SS‑ADC部、数据处理部。本发明采用多列共享ADC的方式来减少ADC的数量；同时将11bit量化分解成通过SAR‑ADC部进行5bit除量化、SS‑ADC部进行6bit细量化，并增设了预测控制部来对是否需要进行5bit粗量化进行判断，以减少5bit粗量化的不必要耗时及功耗。本发明解决了传统列级ADC由于采用一列配一个而导致ADC总数量偏多的问题。