一种面向三维集成电路中TSV的容错架构

    公开(公告)号:CN110323218A

    公开(公告)日:2019-10-11

    申请号:CN201910490701.0

    申请日:2019-06-06

    Abstract: 本发明适用于半导体技术领域,提供了一种面向三维集成电路中TSV的容错架构,该冗余结构由N层环形结构组成,通过六条射线将N层环形结构等分成六个区域,每层环形结构上设有三个RTSV,三个RTSV均匀的分布在六条射线上,相邻层间的RTSV错位分布,最里层六边形的中心处设有RTSV,利用六边形特有的对称性和灵活性排列TSV,并合理的选放RTSV位置,将冗余结构划分成几个均匀区域,提高每个区域的冗余率,保证整个结构的高修复率;RTSV在TSV阵列中的均匀分布,结合路由方向的对称性,可以避免故障TSV的修复路径长度差异太大或时序开销较大的情况,降低开销。

    一种基于蜂窝的TSV聚簇故障容错结构

    公开(公告)号:CN110223965A

    公开(公告)日:2019-09-10

    申请号:CN201910490688.9

    申请日:2019-06-06

    Abstract: 本发明适用于半导体技术领域,提供了一种基于蜂窝的TSV聚簇故障容错结构,由N层环形结构组成,在最外层环形结构中的六边形中心处都设有一个冗余TSV,利用六边形这种灵活且稳定的结构排列所有TSV,合理的摆放冗余TSV的位置和选择路径转移方向,既能实现较高的良率且面积开销和延迟开销大大减;综合考虑了修复率和硬件开销之间的平衡,利用相对较少的硬件开销达到了相对较高的修复率。

    一种基于多频相位调制的激光频移器及频移方法

    公开(公告)号:CN109067469A

    公开(公告)日:2018-12-21

    申请号:CN201811133993.4

    申请日:2018-09-27

    Abstract: 本发明提供一种基于多频相位调制的激光频移器及频移方法,属于光学技术领域。本发明所述激光频移器包括窄线宽的激光源、电光调制器、带通滤波器、光谱测量系统、任意波形发生器以及射频信号放大器;本发明方法包括:首先将窄线宽的激光源输出的单频信号导入到电光调制器中;然后基于光谱分析反向计算得到多频调制电信号波形,设定任意波形发生器产生相应的多频调制电信号;调制电信号先经过射频信号放大器进行放大,传送到电光调制器;将调制后形成的光信号输出到带通滤波器进行移频;最后光谱测量系统进行光谱结构分析。本发明解决了现有技术信号的功率利用率不高、设备结构较复杂的问题。本发明可运用于无线通信和光纤传感。

    一种面向三维集成电路中TSV的容错架构

    公开(公告)号:CN110323218B

    公开(公告)日:2020-11-03

    申请号:CN201910490701.0

    申请日:2019-06-06

    Abstract: 本发明适用于半导体技术领域,提供了一种面向三维集成电路中TSV的容错架构,该冗余结构由N层环形结构组成,通过六条射线将N层环形结构等分成六个区域,每层环形结构上设有三个RTSV,三个RTSV均匀的分布在六条射线上,相邻层间的RTSV错位分布,最里层六边形的中心处设有RTSV,利用六边形特有的对称性和灵活性排列TSV,并合理的选放RTSV位置,将冗余结构划分成几个均匀区域,提高每个区域的冗余率,保证整个结构的高修复率;RTSV在TSV阵列中的均匀分布,结合路由方向的对称性,可以避免故障TSV的修复路径长度差异太大或时序开销较大的情况,降低开销。

    基于忆阻器和CMOS晶体管的全加电路、高进位电路及加法器

    公开(公告)号:CN114741050B

    公开(公告)日:2024-07-26

    申请号:CN202210374532.6

    申请日:2022-04-11

    Abstract: 本发明公开的基于忆阻器和CMOS晶体管的加法器,包括:m个全加电路,以及m个高进位电路;其中,第i个全加电路的非门1、非门2及非门3的输出端分别连接第i个高进位电路的两输入或非门1及两输入或非门2、两输入或非门1及两输入或非门3、两输入或非门2及两输入或非门3,第i个高进位电路的输出端COi与第i+1个全加器的非门3输入端连接,第i个全加器的非门3输入端连接第i‑1个高进位电路的输出端COi‑1;将第i位的两个二进制数Ai、Bi从第i个全加电路的非门1、非门2的输入端输入,第1个全加电路的非门3输入端输入0。相比单纯CMOS晶体管加法器,减小了CMOS晶体管数量和芯片面积,提高了稳定性,提高了加法器运算速度,降低了功耗和集成电路面积。

    一种基于物联网的人工智能控制装置

    公开(公告)号:CN116209193A

    公开(公告)日:2023-06-02

    申请号:CN202310258595.X

    申请日:2023-03-17

    Inventor: 吴道华 代广珍

    Abstract: 本发明公开了一种基于物联网的人工智能控制装置,其结构包括警示灯、操控按钮、外支架、控制主机、底座,警示灯固定安装在控制主机顶部并且电连接,通过拉动操控面板,底部的滑动轴在导向滑轨内部进行滑动,通过电磁板能够对滑动轴起到磁吸的作用,使得滑动轴能够在导向滑轨内部滑动到任意的位置后进行定点,对连动杆连动后的角度进行固定支撑,便于人工对操控面板进行多角度的操控,吸热块吸收热量后体积发生膨胀,推动散热板往后进行移动,加快热量往后进行排出的速度,同时推动开闭板往后转动使得散热槽呈打开的状态,将热量自动排出,反之通过扭力轴为开闭板施加复位弹性扭力将散热槽自动闭合,防止外部的灰尘进入到散热槽内部发生堵塞。

    基于忆阻器和CMOS晶体管的全加电路、高进位电路及加法器

    公开(公告)号:CN114741050A

    公开(公告)日:2022-07-12

    申请号:CN202210374532.6

    申请日:2022-04-11

    Abstract: 本发明公开的基于忆阻器和CMOS晶体管的加法器,包括:m个全加电路,以及m个高进位电路;其中,第i个全加电路的非门1、非门2及非门3的输出端分别连接第i个高进位电路的两输入或非门1及两输入或非门2、两输入或非门1及两输入或非门3、两输入或非门2及两输入或非门3,第i个高进位电路的输出端COi与第i+1个全加器的非门3输入端连接,第i个全加器的非门3输入端连接第i‑1个高进位电路的输出端COi‑1;将第i位的两个二进制数Ai、Bi从第i个全加电路的非门1、非门2的输入端输入,第1个全加电路的非门3输入端输入0。相比单纯CMOS晶体管加法器,减小了CMOS晶体管数量和芯片面积,提高了稳定性,提高了加法器运算速度,降低了功耗和集成电路面积。

Patent Agency Ranking