公开(公告)号：CN119201838A

公开(公告)日：2024-12-27

申请号：CN202411702503.3

申请日：2024-11-26

Applicant: 成都旋极历通信息技术有限公司

Inventor： 叶明 ,  曹兴 ,  万波

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的RapidIO Message事务的乱序接收管理方法，涉及通信技术领域，用于改善源节点间的竞争导致数据堵塞问题，包括接收RapidIO事务包传入RapidIO驱动模块，在RapidIO驱动模块中，对RapidIO接口进行跨时钟域处理使得不同时钟域中的数据传输趋于同步，跨时钟域处理后对Message事务包进行缓存，对Message事务包进行协议解析，获取Message事务包解析后的分帧数据，输出解析后的Message分帧数据，对Message分帧数据进行缓存后对SRAM缓存通道进行仲裁，获取匹配的SRAM缓存通道，将Message分帧数据写入对应通道，将SRAM缓存地址与Message分帧的分片偏移进行映射处理，将分帧数据写入SRAM模块的对应空间，从而完成Message分帧的自动排序，降低各源节点间竞争导致的Message事务包重传乱序引发的通信故障问题。

公开(公告)号：CN113986130A

公开(公告)日：2022-01-28

申请号：CN202111252781.X

申请日：2021-10-27

Applicant: 成都旋极历通信息技术有限公司

Inventor： 叶明 ,  曹兴

IPC: G06F3/06 ,  G06F5/08 ,  G06F13/40

Abstract: 本发明公开了一种大容量高速多通道数据回放设备及方法，回放设备包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板；机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应。本设备配置灵活，可支持多种通道输出模式。通过配置D/A数据接口板，可实现内外时钟选择、通道使能控制、通道输出增益控制、PPS同步使能控制等多种设置，通过配置DDR数据缓存板，可实现数据导入、单次播放、循环播放、开启播放、暂停播放等功能设置，进而实现大容量高速多通道数据回放。

公开(公告)号：CN119652839A

公开(公告)日：2025-03-18

申请号：CN202510161616.5

申请日：2025-02-14

Applicant: 成都旋极历通信息技术有限公司

Inventor： 曹兴 ,  叶明 ,  万波 ,  李炜

IPC: H04L47/43 ,  H04L47/193 ,  H04L47/34 ,  H04L69/164

Abstract: 本发明公开了一种通过FPGA实现基于UDP协议的万兆网嵌入式数据卸载方法，涉及嵌入式存储技术领域，用于改善数据卸载速率低下的问题，包括设备端对存储数据进行卸载并打包成帧数据，帧数据进行缓存后打包成IP帧并附带发送包序号传入主机端，主机端接收到IP帧后解析出发送包序号并生成响应帧回传，设备端将接收到的包序号与发送包序号进行校验，根据校验结果选择进行IP帧重传或确认，同时将IP帧分片成IP分帧，通过插入延时计数控制IP分帧的发送流量，最后将IP分帧转换为UDP数据与主机端进行交互，通过综合双向握手、IP分片以及FPGA硬件层制定动态流控机制解决了原生UDP协议无应答响应机制以及传输效率低下的问题。

公开(公告)号：CN119201838B

公开(公告)日：2025-02-25

申请号：CN202411702503.3

申请日：2024-11-26

Applicant: 成都旋极历通信息技术有限公司

Inventor： 叶明 ,  曹兴 ,  万波

IPC: G06F15/78

Abstract: 本发明公开了一种基于FPGA的RapidIO Message事务的乱序接收管理方法，涉及通信技术领域，用于改善源节点间的竞争导致数据堵塞问题，包括接收RapidIO事务包传入RapidIO驱动模块，在RapidIO驱动模块中，对RapidIO接口进行跨时钟域处理使得不同时钟域中的数据传输趋于同步，跨时钟域处理后对Message事务包进行缓存，对Message事务包进行协议解析，获取Message事务包解析后的分帧数据，输出解析后的Message分帧数据，对Message分帧数据进行缓存后对SRAM缓存通道进行仲裁，获取匹配的SRAM缓存通道，将Message分帧数据写入对应通道，将SRAM缓存地址与Message分帧的分片偏移进行映射处理，将分帧数据写入SRAM模块的对应空间，从而完成Message分帧的自动排序，降低各源节点间竞争导致的Message事务包重传乱序引发的通信故障问题。

公开(公告)号：CN113986130B

公开(公告)日：2024-01-26

申请号：CN202111252781.X

申请日：2021-10-27

Applicant: 成都旋极历通信息技术有限公司

Inventor： 叶明 ,  曹兴

IPC: G06F3/06 ,  G06F5/08 ,  G06F13/40

Abstract: 本发明公开了一种大容量高速多通道数据回放设备及方法，回放设备包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板；机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应。本设备配置灵活，可支持多种通道输出模式。通过配置D/A数据接口板，可实现内外时钟选择、通道使能控制、通道输出增益控制、PPS同步使能控制等多种设置，通过配置DDR数据缓存板，可实现数据导入、单次播放、循环播放、开启播放、暂停播放等功能设置，进而实现大容量高速多通道数据回放。