-
Patent Agency Ranking
公开(公告)号：CN117631755A
公开(公告)日：2024-03-01
申请号：CN202311371070.3
申请日：2023-10-20
Applicant: 成都维德青云电子有限公司
Abstract: 本发明提供了一种时钟数据独立调相同步系统，应用于跨片接口，包括第一集成时钟门控和第二集成时钟门控，基于时钟门控的调相方案，能够适配大规模专用集成电路芯片时钟树接口，与芯片内部逻辑更容易做平衡时钟树，并且不再需要额外的接收侧时钟调相电路，基于数字的调相，相对延时线的方案，具有更大的调相范围，并且接口时钟与数据驱动时钟能够独立调相，能够方便同时与源端逻辑和目的端逻辑做平衡时钟树，更加灵活，避免源端和目的端前后牵制。
-
公开(公告)号：CN117271434B
公开(公告)日：2024-02-09
申请号：CN202311514884.8
申请日：2023-11-15
Applicant: 成都维德青云电子有限公司
Abstract: 本发明提供一种现场可编程系统级芯片，包括FPGA架构和SoC架构；FPGA架构包括接口资源和调用资源；SoC架构包括处理模块和调试模块；处理模块用于进行高性能应用任务处理、实时任务处理、神经网络处理和图片处理；调试模块用于在不启用所述处理模块时，对SoC架构的其他各个模块进行在线调试。通过FPGA架构的接口资源和调用资源与SoC架构之间进行互联，实现两个架构之间的同步访问和异步访问，降低了访问延迟，提高了小数据访问性能；通过对SoC架构的处理模块个性化设计，能够在有效降低NRE和版权费用的同时，提高神经网络和图片的处理效率；如此使得现场可编程系统级芯片的成本较低且运行效率较高，解决了现有现场可编程系统级芯片效率低且成本高的问题。
-
公开(公告)号：CN119211596A
公开(公告)日：2024-12-27
申请号：CN202411228671.3
申请日：2024-09-03
Applicant: 成都维德青云电子有限公司
IPC: H04N21/2312 , H04N21/2343 , H04N21/433 , H04N21/4402
Abstract: 本发明涉及图像数据处理领域，提供了RGBG转RGB的转换系统、方法及存储介质，每两个时钟周期第一存储器和第二存储器交替进行读写操作，其中，输入第N行数据流时，当前时钟周期第一存储器读取第N‑2行像素数据，第二存储器读取第N‑1行像素数据，下一个时钟周期，第一存储器写入第N行像素数据；输入第N+1行数据流时，当前时钟周期第一存储器读取第N行像素数据，第二存储器读取第N‑1行像素数据，下一个时钟周期内，第二存储器写入第N+1行像素数据；逻辑控制器用于管理和协调第一存储器和第二存储器中的数据流读写操作及控制信号；逻辑运算模块与逻辑控制器连接，用于实现像素数据的处理和转换，本发明既能够节省存储器的存储资源又能减少延迟时间。
-
公开(公告)号：CN117648219A
公开(公告)日：2024-03-05
申请号：CN202311371058.2
申请日：2023-10-20
Applicant: 成都维德青云电子有限公司
IPC: G06F11/14
Abstract: 本发明提供了一种系统故障处理方法，应用于现场可编程的系统级芯片，包括接收故障源信号，对所述故障源信号进行中断处理，以得到中断处理信号，根据预设配置，选择硬件恢复流程或软件恢复流程对所述中断处理信号进行恢复，软件恢复流程借用位流加载处理器和客户应用处理器完成中断处理，无需独立PMU处理器设计，节省了处理器、程序存储与运行空间。
-
公开(公告)号：CN117271434A
公开(公告)日：2023-12-22
申请号：CN202311514884.8
申请日：2023-11-15
Applicant: 成都维德青云电子有限公司
Abstract: 本发明提供一种现场可编程系统级芯片，包括FPGA架构和SoC架构；FPGA架构包括接口资源和调用资源；SoC架构包括处理模块和调试模块；处理模块用于进行高性能应用任务处理、实时任务处理、神经网络处理和图片处理；调试模块用于在不启用所述处理模块时，对SoC架构的其他各个模块进行在线调试。通过FPGA架构的接口资源和调用资源与SoC架构之间进行互联，实现两个架构之间的同步访问和异步访问，降低了访问延迟，提高了小数据访问性能；通过对SoC架构的处理模块个性化设计，能够在有效降低NRE和版权费用的同时，提高神经网络和图片的处理效率；如此使得现场可编程系统级芯片的成本较低且运行效率较高，解决了现有现场可编程系统级芯片效率低且成本高的问题。
-
-
-
-
Search Results
5
records
(took 0.032 seconds)
