-
公开(公告)号：CN112753291A
公开(公告)日：2021-05-04
申请号：CN201980063217.8
申请日：2019-09-20
Applicant: 日东电工株式会社
Abstract: 电波吸收体(1a)具备电阻层(20)、导电体(30)和电介质层(10)。电阻层(20)包含氧化铟锡作为主成分。导电体(30)反射电波。电介质层(10)在电阻层(20)的厚度方向上配置在电阻层(20)与导电体(30)之间。此外，电介质层(10)由高分子形成。电阻层(20)所含的氧化铟锡中的锡氧化物的含量超过0重量％且小于20重量％。电阻层(20)所含的氢原子的数量相对于电阻层(20)所含的铟原子、锡原子、氧原子和氢原子的总数为5％以上。
-
公开(公告)号：CN103339689B
公开(公告)日：2014-10-15
申请号：CN201280006323.0
申请日：2012-10-01
Applicant: 日东电工株式会社
CPC classification number: H01B5/14 , B32B7/02 , C23C14/086 , C23C14/3492 , C23C14/5806 , G06F3/044 , H01L31/022475 , H01L31/1884 , Y02E10/50 , Y10T428/2495 , Y10T428/24975 , Y10T428/266 , Y10T428/31507 , Y10T428/31786 , Y10T428/31855
Abstract: [课题]使用薄膜基材时，以以往的铟锡氧化物的3层膜的构成，铟锡氧化物不能结晶化、或结晶化非常耗费时间。[解决手段]本发明的透明导电性薄膜10具备：具有2个主面的薄膜基材11、和形成于薄膜基材11的一个主面的透明导电膜12。透明导电膜12为从薄膜基材11侧起依次层叠有第一铟锡氧化物层13、第二铟锡氧化物层14、第三铟锡氧化物层15的3层膜。第一铟锡氧化物层13的氧化锡含量比第二铟锡氧化物层14的氧化锡含量少。第三铟锡氧化物层15的氧化锡含量比第二铟锡氧化物层14的氧化锡含量少。
-
公开(公告)号：CN112753291B
公开(公告)日：2023-05-16
申请号：CN201980063217.8
申请日：2019-09-20
Applicant: 日东电工株式会社
Abstract: 电波吸收体(1a)具备电阻层(20)、导电体(30)和电介质层(10)。电阻层(20)包含氧化铟锡作为主成分。导电体(30)反射电波。电介质层(10)在电阻层(20)的厚度方向上配置在电阻层(20)与导电体(30)之间。此外，电介质层(10)由高分子形成。电阻层(20)所含的氧化铟锡中的锡氧化物的含量超过0重量％且小于20重量％。电阻层(20)所含的氢原子的数量相对于电阻层(20)所含的铟原子、锡原子、氧原子和氢原子的总数为5％以上。
-
公开(公告)号：CN110088714B
公开(公告)日：2023-05-16
申请号：CN201680091549.3
申请日：2016-12-14
Applicant: 日东电工株式会社
Abstract: 提供通过控制带载体薄膜的透明导电性薄膜的保护薄膜的含水量，由此防止透明导电性薄膜的电阻值异常、并且提高透明导电膜与基材的密合性从而防止膜剥离的带载体薄膜的透明导电性薄膜及使用其的触摸面板。本发明中的带载体薄膜的透明导电性薄膜包含透明导电性薄膜(20)和载体薄膜(10)，所述透明导电性薄膜(20)包含透明树脂薄膜(3)和透明导电膜(4)，所述载体薄膜(10)包含配置于前述透明导电性薄膜(20)的形成有前述透明树脂薄膜(3)的面的一侧的粘合剂层(2)和保护薄膜(1)，前述透明导电膜(4)为铟锡复合氧化物，前述保护薄膜(1)的含水量是每10mm×10mm为1.0×10‑3g以下。
-
公开(公告)号：CN109196321A
公开(公告)日：2019-01-11
申请号：CN201780033709.3
申请日：2017-05-30
Applicant: 日东电工株式会社
Abstract: 本发明提供与以往相比改善了透光性和雾度的压电传感器和使用了该压电传感器的显示器。本发明的压电传感器(10)、(11)配置于显示器(12)的显示面。压电传感器(10)、(11)具备：具有压电性的压电薄膜(15)；在压电薄膜(15)的一面及另一面形成的透明电极(16)、(17)；在透明电极(16)、(17)中一者的与压电薄膜(15)相反的一面形成的透明填充层(18)。压电薄膜(15)是在基材薄膜(13)层叠具有压电性的涂层(14)而成的薄膜状构件。作为压电薄膜(15)，可以使用具有压电性的单独薄膜。
-
Patent Agency Ranking
公开(公告)号：CN103345962A
公开(公告)日：2013-10-09
申请号：CN201310269101.4
申请日：2012-09-27
Applicant: 日东电工株式会社
CPC classification number: H05K1/0274 , G06F3/041 , G06F2203/04103 , H01L31/1884 , H05K1/09 , H05K2201/0326 , Y02E10/50
Abstract: 本发明涉及一种透明导电性薄膜，该透明导电性薄膜（10）具备薄膜基材（11）、和形成在薄膜基材（11）上的透明导体图案（12）、和埋设透明导体图案（12）的粘合剂层（13）。透明导体图案（12）具有在薄膜基材（11）上层叠有第一铟锡氧化物层（14）和第二铟锡氧化物层（15）的双层结构。第一铟锡氧化物层（14）的氧化锡含量比第二铟锡氧化物层（15）的氧化锡含量多。第一铟锡氧化物的晶体层（14）的厚度比第二铟锡氧化物的晶体层（15）的厚度薄。
-
公开(公告)号：CN102543301B
公开(公告)日：2013-08-28
申请号：CN201110346352.9
申请日：2011-11-04
Applicant: 日东电工株式会社
CPC classification number: C23C14/086 , C23C14/5806 , G06F3/044 , G06F3/045 , G06F2203/04103
Abstract: 本发明提供能缩短结晶化时间的透明导电性膜的制造方法。其为在透明的膜基材的至少一面具有透明导电层的透明导电性膜的制造方法，其具有如下所述的形成铟系复合氧化物的非晶质层的工序(A)和工序(B)，所述工序(A)包含在所述透明的膜基材上依次实施通过溅射堆积以4价金属元素的氧化物的比例为3～35重量％的铟系复合氧化物的工序(A1)和通过溅射堆积氧化铟或所述4价金属元素的氧化物的比例超过0且为6重量％以下、且所述4价金属元素的氧化物的比例比工序(A1)中使用的铟系复合氧化物小的铟系复合氧化物工序(A2)，所述工序(B)通过加热所述非晶质层使其结晶化，形成铟系复合氧化物的结晶质的透明导电层。
-
公开(公告)号：CN107004463B
公开(公告)日：2020-06-12
申请号：CN201580065737.4
申请日：2015-12-02
Applicant: 日东电工株式会社
Abstract: 本发明提供一种透明导电性薄膜以及使用其的触摸传感器，对于透明导电性薄膜而言，具有能够耐受辊对辊制法的抗粘连性，并且降低透明导电膜侧的白雾感(浊度)，具有良好的透明性。本发明的透明导电性薄膜是包含透明基材(1)、和在其单侧形成的透明导电膜(13)的透明导电性薄膜，所述透明导电膜(13)的表面的452μm×595μm的视场内的算术平均表面粗糙度Ra大于0nm且为10nm以下，所述透明基材(1)的未形成所述透明导电膜(13)一侧的表面的452μm×595μm的视场内的算术平均表面粗糙度Ra大于5nm且小于100nm。
-
公开(公告)号：CN103632753A
公开(公告)日：2014-03-12
申请号：CN201310506879.2
申请日：2011-11-04
Applicant: 日东电工株式会社
CPC classification number: B29C71/02 , C23C14/086 , C23C14/5806 , G06F3/044 , G06F3/045 , G06F2203/04103 , Y10T428/2495 , Y10T428/24975 , Y10T428/25 , Y10T428/26
Abstract: 本发明提供透明导电性膜、其制造方法及具备其的触摸面板。透明导电性膜具有可以缩短结晶化时间的透明导电性薄膜。透明导电性膜，其特征在于，其为在透明的膜基材的至少一面具有透明导电性薄膜层叠体的透明导电性膜，所述膜基材为厚度2～200μm的塑料膜，所述透明导电性薄膜层叠体中，从所述透明导电性薄膜层叠体的表面侧开始具有第一透明导电性薄膜和第二透明导电性薄膜，第一透明导电性薄膜为氧化锡的比例超过0且为6重量%以下的铟锡复合氧化物的结晶质膜，第二透明导电性薄膜为氧化锡的比例3～25重量%的铟锡复合氧化物的结晶质膜，所述第二透明导电性薄膜的氧化锡的比例比所述第一透明导电性薄膜大，所述透明导电性薄膜层叠体整体的厚度为35nm以下。
-
公开(公告)号：CN103608872A
公开(公告)日：2014-02-26
申请号：CN201280029923.9
申请日：2012-06-14
Applicant: 日东电工株式会社
CPC classification number: H05K1/0274 , B32B9/04 , B32B15/04 , B32B15/08 , B32B15/20 , B32B27/16 , B32B27/281 , B32B27/283 , B32B27/30 , B32B27/32 , B32B27/34 , B32B27/36 , B32B27/365 , B32B27/40 , B32B27/42 , B32B2255/205 , B32B2307/202 , B32B2307/412 , B32B2307/584 , B32B2551/00 , C23C14/086 , C23C14/3492 , G06F3/044 , G06F3/045 , G06F2203/04103 , H05K3/46 , Y10T428/2495
Abstract: 本发明的目的在于，抑制在透明导电层上形成有金属层的导电性层叠体中通过蚀刻而去除金属层时的透明导电层的电阻的升高。导电性层叠体在透明基材（1）的至少一面上依次形成有由至少2层透明导电性薄膜形成的透明导电性薄膜层叠体（2）和金属层（3）。在透明导电性薄膜层叠体（2）中，最接近金属层（3）的第一透明导电性薄膜（21）为金属氧化物层或含有主金属和1种以上的杂质金属的复合金属氧化物层，第一透明导电性薄膜以外的透明导电性薄膜（22）为含有主金属和1种以上的杂质金属的复合金属氧化物层。第一透明导电性薄膜（21）中的杂质金属的含有比例在构成前述透明导电性薄膜层叠体（2）的各透明导电性薄膜中的杂质金属的含有比例之中不为最大，由此可解决上述课题。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.058 seconds)
