-
公开(公告)号:CN100555375C
公开(公告)日:2009-10-28
申请号:CN200510104135.3
申请日:2005-09-19
Applicant: 日本电气株式会社 , NEC液晶技术株式会社
IPC: G09G3/20
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2300/0408 , G09G2300/08 , G09G2310/027 , G09G2310/0289 , G09G2310/0297
Abstract: 通过抑制由于发生在利用具有浮置体的MOS晶体管的电路中的滞后效应所引起的操作故障,提供了一种电特性优异的器件。此外,改善了包括这些MOS晶体管作为组件的读出放大器电路和锁存电路的敏感度。在第一时间段(有效时间段)中,使用MOS晶体管的电特性,输出除第一电路以外的其他电路所需的信号,以及在除第一时间段以外的第二时间段(空闲时间段)中,在MOS晶体管的栅极和源极之间,施加不小于这些MOS晶体管的阈值电压的阶梯波形电压。
-
公开(公告)号:CN101527133A
公开(公告)日:2009-09-09
申请号:CN200910128536.0
申请日:2005-09-19
Applicant: 日本电气株式会社 , NEC液晶技术株式会社
IPC: G09G3/36
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2300/0408 , G09G2300/08 , G09G2310/027 , G09G2310/0289 , G09G2310/0297
Abstract: 一种读出放大器电路、一种显示设备以及一种半导体器件。通过抑制由于发生在利用具有浮置体的MOS晶体管的电路中的滞后效应所引起的操作故障,提供了一种电特性优异的器件。此外,改善了包括这些MOS晶体管作为组件的读出放大器电路和锁存电路的敏感度。在第一时间段(有效时间段)中,使用MOS晶体管的电特性,输出除第一电路以外的其他电路所需的信号,以及在除第一时间段以外的第二时间段(空闲时间段)中,在MOS晶体管的栅极和源极之间,施加不小于这些MOS晶体管的阈值电压的阶梯波形电压。
-
公开(公告)号:CN1750074A
公开(公告)日:2006-03-22
申请号:CN200510104135.3
申请日:2005-09-19
Applicant: 日本电气株式会社 , NEC液晶技术株式会社
IPC: G09G3/20
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2300/0408 , G09G2300/08 , G09G2310/027 , G09G2310/0289 , G09G2310/0297
Abstract: 通过抑制由于发生在利用具有浮置体的MOS晶体管的电路中的滞后效应所引起的操作故障,提供了一种电特性优异的器件。此外,改善了包括这些MOS晶体管作为组件的读出放大器电路和锁存电路的敏感度。在第一时间段(有效时间段)中,使用MOS晶体管的电特性,输出除第一电路以外的其他电路所需的信号,以及在除第一时间段以外的第二时间段(空闲时间段)中,在MOS晶体管的栅极和源极之间,施加不小于这些MOS晶体管的阈值电压的阶梯波形电压。
-
公开(公告)号:CN101320754A
公开(公告)日:2008-12-10
申请号:CN200810136034.8
申请日:2005-09-19
Applicant: 日本电气株式会社 , NEC液晶技术株式会社
IPC: H01L29/786 , G09G3/36
CPC classification number: G09G3/3648 , G09G3/3688 , G09G2300/0408 , G09G2300/08 , G09G2310/027 , G09G2310/0289 , G09G2310/0297
Abstract: 通过抑制由于发生在利用具有浮置体的MOS晶体管的电路中的滞后效应所引起的操作故障,提供了一种电特性优异的器件。此外,改善了包括这些MOS晶体管作为组件的读出放大器电路和锁存电路的敏感度。在第一时间段(有效时间段)中,使用MOS晶体管的电特性,输出除第一电路以外的其他电路所需的信号,以及在除第一时间段以外的第二时间段(空闲时间段)中,在MOS晶体管的栅极和源极之间,施加不小于这些MOS晶体管的阈值电压的阶梯波形电压。
-
公开(公告)号:CN101295081A
公开(公告)日:2008-10-29
申请号:CN200810092390.4
申请日:2008-04-28
Applicant: NEC液晶技术株式会社
Inventor: 野中义弘
IPC: G02F1/13 , G02F1/1362 , G09G3/36
Abstract: 一种显示画面为非矩形形状的,并且是高密度地配置驱动电路的,基板及装置形状也为非矩形的,窄边框的显示装置。其具备:由在基板上互相按矩阵状排列的信号线(3)及扫描线(2)、在上述信号线及上述扫描线的交叉部配置的像素及有源元件构成的有源矩阵型显示部(1);驱动上述扫描线的扫描线驱动电路(8);以及驱动上述信号线的信号线驱动电路(9),其中,上述显示部的外形为非矩形,构成上述扫描线驱动电路(8)和/或上述信号线驱动电路(9)的有源元件是以与构成上述有源矩阵的上述有源元件同样的工序制造的有源元件,上述扫描线驱动电路(8)和/或上述信号线驱动电路(9)均为具有相同功能的电路单元的集合体,上述电路单元是沿着上述非矩形的显示部的外周配置的。
-
公开(公告)号:CN102006054A
公开(公告)日:2011-04-06
申请号:CN201010270915.6
申请日:2010-09-01
Applicant: NEC液晶技术株式会社
Inventor: 野中义弘
IPC: H03K19/0175 , H03K19/0185
CPC classification number: H03K17/04206
Abstract: 一种自举电路,相对于输入信号的振幅,动作裕度宽。包括:第一晶体管,连接第一电源和输出端子;和第二晶体管,与第一晶体管为相同导电类型,向第一晶体管的栅极端子施加第一输入信号,将对第一输入信号进行电平反转及延迟、进一步进行直流偏置而得到的第二输入信号输入给第二晶体管的栅极端子。
-
公开(公告)号:CN101887189A
公开(公告)日:2010-11-17
申请号:CN201010180953.2
申请日:2010-05-13
Applicant: NEC液晶技术株式会社
Inventor: 野中义弘
IPC: G02F1/1335
CPC classification number: G02F1/133514 , G02F1/1368 , G02F2001/133388 , G02F2201/52 , G02F2201/56 , G09G3/20 , G09G2300/0426
Abstract: 提供一种彩色图像显示装置、彩色滤光基板、彩色像素阵列基板及电子设备,即使在非矩形的图像显示区域的端部也能以与内方同样的色彩平衡显示图像。本发明的特征在于,具有:由配设在显示彩色图像的区域(16)的边缘部的多个原色的每个原色的端部子像素(21r、21g、21b)构成的端部单位像素(21);以及由配设在该端部单位像素的内方的多个原色的每个原色的内部子像素(20r、20g、20b)构成的内部单位像素(20),上述端部子像素被设定为每个原色的面积比与上述内部子像素相同,根据上述显示区域的外边缘(16a)位置使上述端部子像素的并列方向与上述内部子像素的并列方向不同。
-
公开(公告)号:CN101132146A
公开(公告)日:2008-02-27
申请号:CN200710142363.9
申请日:2007-08-22
Applicant: NEC液晶技术株式会社
Inventor: 野中义弘
IPC: H02M3/07
CPC classification number: H02M3/07
Abstract: 一种电源电路,防止由单一导电型(n型或p型)的MOS晶体管构成的用作DC/DC变换器的电源电路的输出电压降低并且改善效率。从电平移动电路向充电泵电路输入具有振幅[2×VDD]的控制电压,因而即使是节点电位成为[2×VDD]的场合,pMOS晶体管也能保持截止状态,从而避免从pMOS晶体管的电流漏泄。由此可防止直流输出电压的降低。采用充电泵电路的节点电位作为电平移动电路的输入,因而即使是电平移动电路的节点电位为高电平的场合,也能保持pMOS晶体管为截止状态。
-
公开(公告)号:CN1497826A
公开(公告)日:2004-05-19
申请号:CN200310101255.9
申请日:2003-10-16
Applicant: 日本电气株式会社
Inventor: 野中义弘
IPC: H02M3/07
CPC classification number: H02M3/073 , H02M2001/009 , H02M2003/071 , H02M2003/076
Abstract: 在一种升压装置中,第一电平移位电路(1)接收第一时钟信号(φ0),以生成两个相位相反的第二时钟信号(φ1,φ1);第二电平移位电路(2)接收第一时钟信号,以生成两个相位相反的第三时钟信号(φ2,φ2)。充电激励电路(3)使用第二时钟信号对电源电压端处的电源电压(VDD)进行升压,以生成正电压(K·VDD);并且极性翻转电路(4)使用第三时钟信号翻转正电压,以生成绝对值与正电压相同的负电压(-K·VDD)。第二时钟信号的高电平不高于该正电压,并且第二时钟信号的低电平不低于接地端处的电压。第三时钟信号的高电平不高于电源电压,并且第三时钟信号的低电平不低于该负电压。
-
公开(公告)号:CN100439982C
公开(公告)日:2008-12-03
申请号:CN200510065619.1
申请日:2005-02-16
Applicant: 日本电气株式会社
Inventor: 野中义弘
CPC classification number: G09G3/3696 , G02F1/13454 , G09G2300/0408 , G09G2300/0426 , G09G2330/02 , H01L27/0203 , H01L27/12
Abstract: 一种半导体器件,其中将电源电路设置在阵列衬底上,该器件通过抑制电源布线所占面积的增加,实现减小尺寸。本发明的特征是电源电路设置成邻接于电源电压输入端和信号线驱动电路。在电源电路与电源电压输入端之间的电源布线中,以及电源电路与信号线驱动电路之间的电源布线中有大量的电流流过。因此,通过将电源电路设置成邻接于电源电压输入端和信号线驱动电路,可以缩短其间的电源布线。相应地,与长度和宽度的乘积成比例的布线阻抗变小,使得能够接受变细的电源布线。于是,可使电源布线缩短且变细,从而可使布线面积减小。
-
-
-
-
-
-
-
-
-