-
公开(公告)号：CN102292647A
公开(公告)日：2011-12-21
申请号：CN201080005560.6
申请日：2010-01-22
Applicant: 晶像股份有限公司
IPC: G01R31/317
CPC classification number: G01R31/31717
Abstract: 本发明的实施例大体上针对内连线的故障测试。一故障分析装置的实施例包含一测试样式源以提供一测试样式于一传输器与一接收器间之内连线，所述内连线具有一传输器端及一接收器端，此内连线包含一第一导线及一第二导线，且此传输器于所述第一导线中传送此测试样式至所述接收器。所述装置更包含一第一开关，用以开启和关闭于第一导线的第一连结；以及一第二开关，用以开启和关闭于第二导线的第二连结。所述第一开关及第二开关对应于一架构所设置，并设置一测试路径的至少一部分以对内连线中的一或多个故障的侦测。
-
Patent Agency Ranking
公开(公告)号：CN102292647B
公开(公告)日：2015-05-06
申请号：CN201080005560.6
申请日：2010-01-22
Applicant: 晶像股份有限公司
IPC: G01R31/317
CPC classification number: G01R31/31717
Abstract: 本发明的实施例大体上针对内连线的故障测试。一故障分析装置的ㄧ实施例包含一测试样式源以提供一测试样式于一传输器与一接收器间之内连线，所述内连线具有一传输器端及一接收器端，此内连线包含一第一导线及一第二导线，且此传输器于所述第一导线中传送此测试样式至所述接收器。所述装置更包含一第一开关，用以开启和关闭于第一导线的第一连结；以及一第二开关，用以开启和关闭于第二导线的第二连结。所述第一开关及第二开关对应于一架构所设置，并设置一测试路径的至少一部分以对内连线中的一或多个故障的侦测。
-
公开(公告)号：CN101079684B
公开(公告)日：2013-09-18
申请号：CN200710101694.8
申请日：2007-01-19
Applicant: 晶像股份有限公司
CPC classification number: H03M5/145 , H03M13/09 , H03M13/6325
Abstract: 用于检测高速输入/输出系统中的错误的方法、设备和系统。系统和设备可以包括并行编码校验器，用于通过包含数据包的数据流的数据包静态属性和动态属性来检测编码数据包中的错误。方法可以包括使用包括所述数据包的数据流的数据包静态属性和动态属性来检测无效编码数据包。用于最佳化并行编码校验器逻辑的设计的方法使用不考虑状态，和并行编码校验器电路具有减少的逻辑部件和半导体区域需求。
-
公开(公告)号：CN101183327B
公开(公告)日：2012-07-04
申请号：CN200710188736.6
申请日：2007-11-14
Applicant: 晶像股份有限公司
IPC: G06F11/267
CPC classification number: H04L1/245
Abstract: 在某些实施例中，一种装置包括：导体；以及发送器，该发送器包括发送器测试电路以将测试属性嵌入测试模式信号并将该测试模式信号发送到导体。在某些实施例中，一种装置包括：导体，用于携带具有嵌入的测试属性的测试模式信号；和接收器测试电路，用于接收测试模式信号和提取测试属性，并确定提取的测试属性是否匹配期望的测试属性。描述了其它的实施例并要求了其权利。
-
公开(公告)号：CN101183327A
公开(公告)日：2008-05-21
申请号：CN200710188736.6
申请日：2007-11-14
Applicant: 晶像股份有限公司
IPC: G06F11/267
CPC classification number: H04L1/245
Abstract: 在某些实施例中，一种装置包括：导体；以及发送器，该发送器包括发送器测试电路以将测试属性嵌入测试模式信号并将该测试模式信号发送到导体。在某些实施例中，一种装置包括：导体，用于携带具有嵌入的测试属性的测试模式信号；和接收器测试电路，用于接收测试模式信号和提取测试属性，并确定提取的测试属性是否匹配期望的测试属性。描述了其它的实施例并要求了其权利。
-
公开(公告)号：CN101079684A
公开(公告)日：2007-11-28
申请号：CN200710101694.8
申请日：2007-01-19
Applicant: 晶像股份有限公司
CPC classification number: H03M5/145 , H03M13/09 , H03M13/6325
Abstract: 用于检测高速输入/输出系统中的错误的方法、设备和系统。系统和设备可以包括并行编码校验器，用于通过包含数据包的数据流的数据包静态属性和动态属性来检测编码数据包中的错误。方法可以包括使用包括所述数据包的数据流的数据包静态属性和动态属性来检测无效编码数据包。用于最佳化并行编码校验器逻辑的设计的方法使用不考虑状态，和并行编码校验器电路具有减少的逻辑部件和半导体区域需求。
-
-
-
-
-
Search Results
6
records
(took 0.024 seconds)
