-
公开(公告)号：CN117938172A
公开(公告)日：2024-04-26
申请号：CN202311658480.6
申请日：2023-12-06
Applicant: 暨南大学
Abstract: 本发明公开了一种基于RISC‑V架构的硬件GZIP数据压缩系统，该系统包括：RISC‑V模块、硬件压缩核和FPGA硬件平台，其中：所述RISC‑V模块包含高速总线和低速总线，并作为核心处理器对算法进行管理调度；所述硬件压缩核包含位宽转换模块、第一FIFO缓存模块、第二FIFO缓存模块、第一AXI转AHB桥模块、第二AXI转AHB桥模块和硬件压缩算法IP，用于对原始数据进行压缩，得到GZIP压缩包；所述RISC‑V模块移植在FPGA硬件平台上，根据RISC‑V架构发出的各项指令做相应运算。通过使用本发明，能够实现硬件的GZIP压缩算法，提升算法的运算速度和数据的压缩速率。本发明可广泛应用于数据压缩处理技术领域。
Search Results
1
records
(took 0.015 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
