-
公开(公告)号：CN111427837A
公开(公告)日：2020-07-17
申请号：CN202010529108.5
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F15/173
Abstract: 本申请公开了一种总线设备连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备、与架构总线相连的第一通信总线、位于第一通信总线的预设范围内且与第一通信总线相连的第一CPU和共享存储器，其中，所述第一CPU为负责即时处理的CPU。本申请公开的上述技术方案，将第一CPU（即负责即时处理的CPU）及共享存储器均设置在第一通信总线的预设范围内，且让第一CPU和共享存储器与第一通信总线相连，以使得负责即时处理的CPU存取共享存储器的即时性和等时性可以得到较好的保证，从而提高负责即时处理的CPU对共享存储器的存取效能。
-
公开(公告)号：CN111427826A
公开(公告)日：2020-07-17
申请号：CN202010530068.6
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F13/40 , G06F11/263 , G06F21/31 , G06F21/71
Abstract: 本申请公开了一种总线连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备及第一通信总线、与第一通信总线相连的应用CPU核，其中：应用CPU核上设置有用于与调试器相连的调试端口，第一通信总线用于与外挂设备相连，第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取。本申请公开的上述技术方案，由于应用CPU核及外挂设备均不连接在架构总线上，因此，当将调试器通过调试端口连接到应用CPU上对外挂设备进行操作期间，即使恶意攻击者通过调试端口进行攻击，也只会沿着应用CPU核、第一通信总线对外挂设备进行攻击，而并不会对与架构总线相连的总线设备造成影响，从而可以保证总线设备的安全性。
-
公开(公告)号：CN111427837B
公开(公告)日：2020-11-13
申请号：CN202010529108.5
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F15/173
Abstract: 本申请公开了一种总线设备连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备、与架构总线相连的第一通信总线、位于第一通信总线的预设范围内且与第一通信总线相连的第一CPU和共享存储器，其中，所述第一CPU为负责即时处理的CPU。本申请公开的上述技术方案，将第一CPU（即负责即时处理的CPU）及共享存储器均设置在第一通信总线的预设范围内，且让第一CPU和共享存储器与第一通信总线相连，以使得负责即时处理的CPU存取共享存储器的即时性和等时性可以得到较好的保证，从而提高负责即时处理的CPU对共享存储器的存取效能。
-
公开(公告)号：CN111427836B
公开(公告)日：2020-11-13
申请号：CN202010529079.2
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F15/173 , G06F9/50
Abstract: 本申请公开了一种总线资源配置调整的异构多核处理器，包括第一CPU、总线设备、与第一CPU相连的配置总线、与配置总线相连的架构总线、与DDR存储器相连的DDR存储器控制器、与DDR存储器控制器的第一通道及配置总线相连的第一安全控管用组件、与DDR存储器控制器的第二通道、第三通道及架构总线相连的第二安全控管用组件：配置总线、第一安全控管用组件、DDR存储器控制器构成第一CPU存取DDR存储器的存取路径。本申请公开的上述技术方案，第一CPU可以通过由配置总线等构成的存取路径存取DDR存储器，从而避免出现第一CPU存取DDR存储器时因总线设备对架构总线资源共享而导致频宽受限的问题，以提高存取性能。
-
公开(公告)号：CN111427826B
公开(公告)日：2020-11-03
申请号：CN202010530068.6
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F13/40 , G06F11/263 , G06F21/31 , G06F21/71
Abstract: 本申请公开了一种总线连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备及第一通信总线、与第一通信总线相连的应用CPU核，其中：应用CPU核上设置有用于与调试器相连的调试端口，第一通信总线用于与外挂设备相连，第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取。本申请公开的上述技术方案，由于应用CPU核及外挂设备均不连接在架构总线上，因此，当将调试器通过调试端口连接到应用CPU上对外挂设备进行操作期间，即使恶意攻击者通过调试端口进行攻击，也只会沿着应用CPU核、第一通信总线对外挂设备进行攻击，而并不会对与架构总线相连的总线设备造成影响，从而可以保证总线设备的安全性。
-
Patent Agency Ranking
公开(公告)号：CN111427836A
公开(公告)日：2020-07-17
申请号：CN202010529079.2
申请日：2020-06-11
Applicant: 杭州万高科技股份有限公司 , 北京智芯微电子科技有限公司
IPC: G06F15/173 , G06F9/50
Abstract: 本申请公开了一种总线资源配置调整的异构多核处理器，包括第一CPU、总线设备、与第一CPU相连的配置总线、与配置总线相连的架构总线、与DDR存储器相连的DDR存储器控制器、与DDR存储器控制器的第一通道及配置总线相连的第一安全控管用组件、与DDR存储器控制器的第二通道、第三通道及架构总线相连的第二安全控管用组件：配置总线、第一安全控管用组件、DDR存储器控制器构成第一CPU存取DDR存储器的存取路径。本申请公开的上述技术方案，第一CPU可以通过由配置总线等构成的存取路径存取DDR存储器，从而避免出现第一CPU存取DDR存储器时因总线设备对架构总线资源共享而导致频宽受限的问题，以提高存取性能。
-
公开(公告)号：CN119109320A
公开(公告)日：2024-12-10
申请号：CN202411058783.9
申请日：2024-08-02
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
Abstract: 本发明公开了一种电压转换器及其模式切换电路、芯片，其中，模式切换电路包括：电压钳位单元，适于连接电压转换器的负载电路，以根据第一基准电压和负载电路输出的反馈电压生成钳位电流；可控开关单元和补偿电容，可控开关单元的输入端与电压钳位单元的输出端相连，可控开关单元的输出端与补偿电容的一端相连，以按照预设时间间隔将钳位电流提供给补偿电容，以给补偿电容进行充电；频率生成单元，与补偿电容的一端相连，以生成频率信号，并根据补偿电容的上极板电压对频率信号进行降频控制，以使电压转换器由脉冲宽度调制模式切换至脉冲频率调制模式。该电路降低等效平均电流，可以选用容值较小的补偿电容，有效减小了DC‑DC转换器的体积。
-
公开(公告)号：CN119492901A
公开(公告)日：2025-02-21
申请号：CN202411524985.8
申请日：2024-10-30
Applicant: 杭州万高科技股份有限公司
Abstract: 本发明提出了一种电能计量芯片下快速收敛的Rogowski线圈积分器，所述电能计量芯片中，包括顺次连接的Rogowski线圈、ADC模块和电能计量处理模块，所述积分器为双线性积分器，设置在所述电能计量芯片中的ADC模块和电能计量处理模块之间，用于对电流通路进行处理；其中，输入所述电能计量芯的电流通过Rogowski线圈进行微分处理，得到电流微分信号，所述电流微分信号经过所述ADC模块进行采样后，经过所述双线性积分器还原为电流信号，所述电能计量处理模块对还原后的所述电流信号进行电能计量运算。所述双线性积分器通过调整两个常系数，可使电流信号分段逐次逼近稳定值，以实现高相移精度下的快速收敛，并在不同计量带宽下实现防溢出。
-
公开(公告)号：CN119363122A
公开(公告)日：2025-01-24
申请号：CN202411476357.7
申请日：2024-10-22
Applicant: 杭州万高科技股份有限公司
Abstract: 本发明公开了一种频率控制型宽范围可变静态电流源及CT‑ΣΔ调制器，所述频率控制型宽范围可变静态电流源包括频率控制型偏置产生电路和电流镜电路，所述频率控制型偏置产生电路，包括至少一个电容偏置二极管电路，用于产生偏置电压；所述电流镜电路，用于根据偏置电压复制流经电容偏置二极管电路中二极管负载的电流，所述电流随时钟频率线性变化。所述频率控制型宽范围可变静态电流源电路简洁，产生的可变静态电流缩放范围大、控制简便，所述CT‑ΣΔ调制器系统功耗实现了随采样频率的线性缩放，保证了在不同采样频率下系统的高能量效率。
-
公开(公告)号：CN112798859B
公开(公告)日：2024-09-03
申请号：CN202110137644.5
申请日：2021-02-01
Applicant: 杭州万高科技股份有限公司
IPC: G01R22/06
Abstract: 本发明公开了一种电表芯片，考虑到电表芯片中的基础用电数据以及用电原始波形所具有的安全性需求，本申请中的第二处理装置仅仅能通过波形接收器来接收用电原始波形，并仅仅能够通过数据读取接口从存储器中读取基础用电数据而无法进行数据写入，杜绝了通过第二处理装置对第一处理装置处的用电原始波形以及基础用电数据进行篡改，在保证了数据不被篡改的前提下，电表芯片中的第二处理装置还可以进行预设类型的用电指标的计算，以实现一些个性化的用电指标计算，促进了电表的发展，提升了用户体验。本发明还公开了一种电表，具有如上电表芯片相同的有益效果。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.111 seconds)
