一种芯片可靠性测试装置的测试方法和系统

    公开(公告)号:CN115617592A

    公开(公告)日:2023-01-17

    申请号:CN202211486891.7

    申请日:2022-11-25

    Abstract: 本发明属于芯片技术领域,公开了一种芯片可靠性测试装置的测试方法和系统,方法包括如下步骤:根据若干个所述芯片构件和若干个所述器件单元设计至少一种测试结构,且每个所述芯片构件至少与一种所述测试结构对应,每个所述器件单元至少与一种所述测试结构对应;对所述测试结构进行可靠性性能测试,得到第一测试结果,并根据第一测试结果判断所述测试结构是否满足预设条件;若所述测试结构满足预设条件,对所述测试结构进行可靠性老化测试,并得到第二测试结果;根据第一测试结果和第二测试结果判断各个所述芯片构件和各个所述器件单元的可靠性。本发明可以在芯片批量生产前,提前确定相应的芯片数据,使得芯片在实际使用时能够达到预期效果。

    一种从SOC芯片到多种外部串行闪存加载代码的方法

    公开(公告)号:CN108427579A

    公开(公告)日:2018-08-21

    申请号:CN201810171749.0

    申请日:2018-03-01

    CPC classification number: G06F9/4406

    Abstract: 本发明提供了一种从SOC芯片到多种外部串行闪存加载代码的方法,使用一个数据结构描述外部串行闪存芯片型号间差异化参数,数据结构内容包括芯片的ID、芯片数据通信的信号线数量、芯片的操作命令和芯片的可寻址范围。本发明的方法,将多种外部串行闪存差异化的属性都抽象到一个集合,通过配置该集合就可以很好的对不同型号的串行闪存芯片做好支持,当需要从不同厂家多种型号的外部串行闪存芯片中加载可执行代码时,可以使用本发明的方法来解决启动芯片(bootrom)固化到芯片后很难支持外部连接各种不同型号的外部串行闪存芯片的问题。

    一种网络接口数据包处理方法、网络接口芯片及网络接口系统

    公开(公告)号:CN118316870A

    公开(公告)日:2024-07-09

    申请号:CN202410371343.2

    申请日:2024-03-28

    Inventor: 王灿峰 袁智巧

    Abstract: 本发明实施例公开一种网络接口数据包处理方法,所述处理方法包括,接收网络数据包,响应于与多个处理单元对应的配置规则,过滤分发单元将所述网络数据包逐个匹配所述配置规则,并将所述网络数据包发送至匹配成功的配置规则对应的处理单元。本发明实施例的网络接口数据包处理方法,能够提高网络接口数据包处理效率,可以同时处理多个数据包,带来更好的稳定性和功耗表现,很好的满足了网络数据包实时性处理要求。

    一种异步非对称的读写存储区管理方法

    公开(公告)号:CN106909513A

    公开(公告)日:2017-06-30

    申请号:CN201710164034.8

    申请日:2017-03-20

    Inventor: 王灿峰 袁智巧

    CPC classification number: G06F12/023 G06F13/28

    Abstract: 本发明公开了一种异步非对称的读写存储区管理方法,数据由DMA写入和CPU读出,设置限制标志位,当存储区用到结尾放不下一个完整的数据包时,使限制标志位指向实际占用的结尾处,然后将完整的数据包存放到存储区的头部,从而使得交给DMA来搬运数据的地址是连续的。本发明当2个功能模块之间的数据交换可以参考生产者和消费者模型关系,即读取和写入是异步且非对称(读取长度和写入长度不等且可变)时,若数据由DMA写入,通过跳过环形FIFO尾部长度不够的空间来巧妙地解决DMA地址必须连续的问题。

    芯片的防破解方法、安全芯片、程序产品

    公开(公告)号:CN119416274A

    公开(公告)日:2025-02-11

    申请号:CN202411553824.1

    申请日:2024-11-01

    Inventor: 徐霞峰 袁智巧

    Abstract: 本申请实施例提供一种芯片的防破解方法、安全芯片、程序产品。该方法包括:通过防护数据生成器,生成芯片的初始防护数据,并将初始防护数据存储在一次性存储区;基于初始防护数据,得到固件的存储防护数据;其中,存储防护数据在芯片运行阶段临时存储在RAM存储区;芯片利用存储防护数据对上位机生成的固件数据进行加密,将加密后的固件数据写入到芯片的预设存储位置。该方法用以达到提高对芯片防护的安全性的效果。

    一种模拟电可擦除存储器、控制方法及微处理芯片

    公开(公告)号:CN118298881A

    公开(公告)日:2024-07-05

    申请号:CN202410408567.6

    申请日:2024-04-07

    Abstract: 本申请提供了一种模拟电可擦除存储器、控制方法及微处理芯片;模拟电可擦除存储器包括:控制器;随机存取存储器与控制器通信连接;电可擦除非易失性存储器与控制器通信连接;控制器被配置为:在第一模式下,按照快速写入程序在电可擦除非易失性存储器中连续写入多条快写数据记录,多条快写数据记录中的非最后一条快写数据记录包括随机存取存储器对应的存储地址和存储数据,多条快写数据记录中的最后一条快写数据记录包括快写状态标志以及随机存取存储器对应的存储地址和存储数据;在第二模式下,按照常规写入程序在电可擦除非易失性存储器中写入常规数据记录,快速写入程序的耗时比常规写入程序的耗时短。本发明的快速写入程序速度更快。

    一种从SOC芯片到多种外部串行闪存加载代码的方法

    公开(公告)号:CN108427579B

    公开(公告)日:2021-02-02

    申请号:CN201810171749.0

    申请日:2018-03-01

    Abstract: 本发明提供了一种从SOC芯片到多种外部串行闪存加载代码的方法,使用一个数据结构描述外部串行闪存芯片型号间差异化参数,数据结构内容包括芯片的ID、芯片数据通信的信号线数量、芯片的操作命令和芯片的可寻址范围。本发明的方法,将多种外部串行闪存差异化的属性都抽象到一个集合,通过配置该集合就可以很好的对不同型号的串行闪存芯片做好支持,当需要从不同厂家多种型号的外部串行闪存芯片中加载可执行代码时,可以使用本发明的方法来解决启动芯片(bootrom)固化到芯片后很难支持外部连接各种不同型号的外部串行闪存芯片的问题。

    异构多核芯片系统中通过大核调试小核程序的实现方法

    公开(公告)号:CN107038116A

    公开(公告)日:2017-08-11

    申请号:CN201710156681.4

    申请日:2017-03-16

    CPC classification number: G06F11/362

    Abstract: 本发明公开了一种异构多核芯片系统中通过大核调试小核程序的实现方法,大核与小核通过邮箱(mailbox)进行沟通,每个核都设有一个邮箱(mailbox),小核代码的数据段、代码段以及符号表放入头文件,大核通过包含小核的头文件来获得小核的上述内容,调试运行时大核把代码段和数据段拷贝到小核程序在编译链接阶段所指定的地址,然后复位小核,使小核程序开始运行,实现开始运行、设置断点、清除断点、读取变量或地址的值、修改某个变量或地址的值、和/或恢复运行。

Patent Agency Ranking