图像信号处理装置
    1.
    发明授权

    公开(公告)号:CN1195374C

    公开(公告)日:2005-03-30

    申请号:CN02141244.8

    申请日:2002-06-28

    Abstract: 一种图像信号处理方法,是具有多个进行给定的信号处理的信号处理部,并能并行处理两个以上数字化的图像信号的图像信号处理装置的图像信号处理方法,包括:从两个以上数字化的图像信号一个以上所述的图像信号的步骤;按照应该求出的图像信号的形态,从所述多个信号处理部中选择对选择的所述图像信号进行处理的信号处理部,并且,以适合于所述应该求出的图像信号的形态的顺序进行在所述选择的信号处理部的信号处理,求出图像信号的步骤。在不增大电路规模的前提下,能对应更多的输入图像信号的格式和输出形态。

    数据的锁存时刻调整装置

    公开(公告)号:CN1503139A

    公开(公告)日:2004-06-09

    申请号:CN200310116444.3

    申请日:2003-11-21

    CPC classification number: H03L7/0812

    Abstract: 一种数据的锁存时刻调整装置,读出控制部(104)读出写入存储器(100)中的检查用数据保管部(102)的最初的检查用数据,并且把闩脉冲信号(s104c)向延迟选择部(105)输出。选择部(105a)把用开始的延迟电路(1051)延迟了所述闩脉冲信号(s104c)的延迟脉冲信号向门闩电路(106)输出。门闩电路(106)在接收延迟脉冲信号时,锁存来自存储器(100)的检查用数据。下次,从存储器(100)读出下一数据,并且选择部(105a)把通过位于下一级的延迟电路(1052)延迟的延迟脉冲信号向门闩电路(106)输出。一边把应该设置的门闩电路的个数限制在很少,一边自动调整数据的锁存时刻。

    图像信号处理方法和装置

    公开(公告)号:CN1395418A

    公开(公告)日:2003-02-05

    申请号:CN02141244.8

    申请日:2002-06-28

    Abstract: 一种图像信号处理方法,是具有多个进行给定的信号处理的信号处理部,并能并行处理两个以上数字化的图像信号的图像信号处理装置的图像信号处理方法,包括:从两个以上数字化的图像信号一个以上所述的图像信号的步骤;按照应该求出的图像信号的形态,从所述多个信号处理部中选择对选择的所述图像信号进行处理的信号处理部,并且,以适合于所述应该求出的图像信号的形态的顺序进行在所述选择的信号处理部的信号处理,求出图像信号的步骤。在不增大电路规模的前提下,能对应更多的输入图像信号的格式和输出形态。

    时序调整装置
    6.
    发明公开

    公开(公告)号:CN101488363A

    公开(公告)日:2009-07-22

    申请号:CN200910003243.X

    申请日:2005-12-06

    Abstract: 本发明提供一种时序调整装置,接收外部选通信号和与外部选通信号同步的外部数据,并在利用外部选通信号将外部数据锁存之后,利用系统时钟对该被锁存了的外部数据进行再次锁存,该装置包括:时钟延迟选择部,以多个延迟量分别将系统时钟延迟来生成多个延迟系统时钟,且选择并输出该生成的多个延迟系统时钟中的任意1个;选通锁存部,接收外部数据和外部选通信号,在接收该外部选通信号的时刻生成检验用数据,并在接收外部选通信号的接收时刻将接收到的外部数据或生成的检验用数据锁存;系统锁存部,用由时钟延迟选择部选定的延迟系统时钟来锁存由选通锁存部锁存了的外部数据或检验用数据;以及时钟延迟控制部,控制时钟延迟选择部。

    时序调整装置
    8.
    发明授权

    公开(公告)号:CN101488363B

    公开(公告)日:2011-12-14

    申请号:CN200910003243.X

    申请日:2005-12-06

    Abstract: 本发明提供一种时序调整装置,接收外部选通信号和与外部选通信号同步的外部数据,并在利用外部选通信号将外部数据锁存之后,利用系统时钟对该被锁存了的外部数据进行再次锁存,该装置包括:时钟延迟选择部,以多个延迟量分别将系统时钟延迟来生成多个延迟系统时钟,且选择并输出该生成的多个延迟系统时钟中的任意1个;选通锁存部,接收外部数据和外部选通信号,在接收该外部选通信号的时刻生成检验用数据,并在接收外部选通信号的接收时刻将接收到的外部数据或生成的检验用数据锁存;系统锁存部,用由时钟延迟选择部选定的延迟系统时钟来锁存由选通锁存部锁存了的外部数据或检验用数据;以及时钟延迟控制部,控制时钟延迟选择部。

    同步信号发生装置和视频信号处理装置

    公开(公告)号:CN1825903A

    公开(公告)日:2006-08-30

    申请号:CN200610003274.1

    申请日:2006-02-08

    CPC classification number: H04N5/04 H04N5/05 H04N5/783 H04N5/932

    Abstract: 本发明提供一种能够抑制从单动的同步信号切换为原来的同步信号时的同步紊乱的同步信号发生装置和视频信号处理装置。同步信号发生装置包括周期设定部(10)、脉冲屏蔽部(20)和脉冲发生部(30)。脉冲屏蔽部(20)根据脉冲串(P1)和周期信息(CYC)输出脉冲串(P2)。脉冲发生部(30)根据脉冲串(P2)和周期信息(CYC)输出脉冲串(P3)。在将同步信号(SYNC)从与脉冲串(P1)同步的状态切换为单动的情况下,周期设定部(10)在周期选择信号(SEL)变化后第一次收到脉冲串(P1)的脉冲时,切换周期信息(CYC)。另一方面,在将同步信号(SYNC)从单动切换为与脉冲串(P1)同步的情况下,在周期选择信号(SEL)变化后收到脉冲串(P1)的脉冲后,切换周期信息(CYC)。

Patent Agency Ranking