集成电路内部信号监控设备

    公开(公告)号:CN1171094C

    公开(公告)日:2004-10-13

    申请号:CN99807193.5

    申请日:1999-07-29

    Inventor: 井上贵生

    Abstract: 一个集成电路内部信号监控设备包括一个集成电路。该集成电路包括:信号变化信息产生装置,用于检测在电路单元中要被监控的一组内部信号的变化,并且,用于当所述的一组内部信号中至少一个信号的电平变化时,顺序地产生标记,这些标记分别表示其电平已经变化的内部信号、后变化的电平、以及其它内部信号的电平没有变化;存储装置,用于顺序地存储由信号变化信息产生装置所产生的标记;以及触发产生装置,用于产生一个写停止触发信号,以停止将标记写入存储装置的操作。集成电路内部信号监控设备还包括内部信号波形重现装置,用于在写停止触发信号产生之后从存储装置读出标记,并且重现所述的一组内部信号的波形。

    数字信号处理装置
    3.
    发明授权

    公开(公告)号:CN1249580C

    公开(公告)日:2006-04-05

    申请号:CN00801338.1

    申请日:2000-07-05

    CPC classification number: G06F9/3885 G06F9/30079 G06F9/3851

    Abstract: 在运算装置(12)内部重新追加能够从运算装置(11)设定任务、并具有能存储与任务表(18)相同的地址和执行方式的构造的预约寄存器(26),以及当预约处理寄存器(26)的地址被复制到程序计数器(21)时用于清除执行方式的清除电路(27)。因此,在由2个运算装置构成的数字信号处理装置中,能够在各自运算装置中取消处理等待时间,同时还能够变更处理顺序。

    数字信号处理装置
    4.
    发明公开

    公开(公告)号:CN1317109A

    公开(公告)日:2001-10-10

    申请号:CN00801338.1

    申请日:2000-07-05

    CPC classification number: G06F9/3885 G06F9/30079 G06F9/3851

    Abstract: 在运算装置(12)内部重新追加能够从运算装置(11)设定任务、并具有能存储与任务表(18)相同的地址和执行方式的构造的预约寄存器(26),以及当预约处理寄存器(26)的地址被复制到程序计数器(21)时用于清除执行方式的清除电路(27)。因此,在由2个运算装置构成的数字信号处理装置中,能够在各自运算装置中取消处理等待时间,同时还能够变更处理顺序。

    集成电路内部信号监控设备

    公开(公告)号:CN1315003A

    公开(公告)日:2001-09-26

    申请号:CN99807193.5

    申请日:1999-07-29

    Inventor: 井上贵生

    Abstract: 一个集成电路内部信号监控设备包括一个集成电路。该集成电路包括:信号变化信息产生装置,用于检测在电路单元中要被监控的一组内部信号的变化,并且,用于当所述的一组内部信号中至少一个信号的电平变化时,顺序地产生标记,这些标记分别表示其电平已经变化的内部信号、后变化的电平、以及其它内部信号的电平没有变化;存储装置,用于顺序地存储由信号变化信息产生装置所产生的标记;以及触发产生装置,用于产生一个写停止触发信号,以停止将标记写入存储装置的操作。集成电路内部信号监控设备还包括内部信号波形重现装置,用于在写停止触发信号产生之后从存储装置读出标记,并且重现所述的一组内部信号的波形。

    存取控制装置和存取方法

    公开(公告)号:CN1145101C

    公开(公告)日:2004-04-07

    申请号:CN00800078.6

    申请日:2000-01-20

    CPC classification number: G06F13/1647

    Abstract: 本发明提供一种存取控制装置和存取方法,其中对每一次存取都存放来自CPU(16)的与存取有关的信息的多个存取口(1、2、3),管理多个存取口(1、2、3)的使用状况,并把使用状况通知CPU(16)的存储区管理部分(5)。CPU(16),根据存储区管理部分(5)提供的使用状况,把与存取有关的信息,写入到多个存取口(1、2、3)之内未使用的存取口内。借助于此,本发明可以不对错误的地址进行存取、可以抑制CPU处理负担、并且不需要复杂的固件的记述。

    存取控制装置和存取方法

    公开(公告)号:CN1293778A

    公开(公告)日:2001-05-02

    申请号:CN00800078.6

    申请日:2000-01-20

    CPC classification number: G06F13/1647

    Abstract: 一种存取控制装置,具备:对每一次存取都存放来自CPU(16)的与存取有关的信息的多个存取口(1、2、3),管理多个存取口(1、2、3)的使用状况,并把使用状况通知CPU(16)的存储区管理部分(5)。CPU(16),根据存储区管理部分(5)提供的使用状况,把与存取有关的信息,写入到多个存取口(1、2、3)之内未使用的存取口内。借助于此,可以提供具有不对错误的地址进行存取、可以抑制CPU处理负担、不需要复杂的固件的记述的存取控制装置。

Patent Agency Ranking