电子装置及其制造方法
    1.
    发明授权

    公开(公告)号:CN1203414C

    公开(公告)日:2005-05-25

    申请号:CN01801476.3

    申请日:2001-04-19

    CPC classification number: G06F21/79 G06F9/24

    Abstract: 实现能将数据高效写入EEPROM且存储在EEPROM中的数据在市场上被改写的可能性非常小的电子装置及其制造方法。该电子装置具有的印刷电路板是具有可切离区域的印刷电路板,该印刷电路板具有中央运算处理装置、可电气改写的非易失性存储元件及在所述区域的连接器,并且,在切离了所述区域的状态下,不能直接控制所述中央运算处理装置的内部电路而将数据写入所述存储元件,具有:在所述连接器上连接外部装置,直接控制所述中央运算处理装置的内部逻辑电路,将数据写入所述存储元件的写入步骤;在所述写入步骤之后,将所述区域切离的切离步骤。

    电子装置及其制造方法
    4.
    发明公开

    公开(公告)号:CN1380999A

    公开(公告)日:2002-11-20

    申请号:CN01801476.3

    申请日:2001-04-19

    CPC classification number: G06F21/79 G06F9/24

    Abstract: 实现能将数据高效写入EEPROM且存储在EEPROM中的数据在市场上被改写的可能性非常小的电子装置及其制造方法。该电子装置具有的印刷电路板是具有可切离区域的印刷电路板,该印刷电路板具有中央运算处理装置、可电气改写的非易失性存储元件及在所述区域的连接器,并且,在切离了所述区域的状态下,不能直接控制所述中央运算处理装置的内部电路而将数据写入所述存储元件,具有:在所述连接器上连接外部装置,直接控制所述中央运算处理装置的内部逻辑电路,将数据写入所述存储元件的写入步骤;在所述写入步骤之后,将所述区域切离的切离步骤。

    图像处理设备及图像处理方法

    公开(公告)号:CN100391227C

    公开(公告)日:2008-05-28

    申请号:CN03806648.3

    申请日:2003-03-26

    Inventor: 冈部吉正

    CPC classification number: H04N5/772 H04N1/40 H04N5/907 H04N9/8042

    Abstract: 一种图像处理设备,具有算术电路20,用于通过算术地处理M个水平相邻的像素和N个垂直相邻的像素来产生输出像素的像素数据。第一临时存储部分21可读地存储像素的像素数据,所述像素的范围从图像的每个水平像素线中的第M个像素到最后一个像素。第二临时存储部分22可读地存储像素的像素数据,所述像素的范围从图像的每个水平像素线中的首个像素到第(M-1)个像素。第三临时存储部分23延迟存储在第一临时存储部分21的像素的输出,接收来自第二临时存储部分22的像素,并同时向算术部分输出包括水平相邻的M个像素和垂直相邻的N个像素的相邻像素。

    摄像装置
    8.
    发明公开

    公开(公告)号:CN1741577A

    公开(公告)日:2006-03-01

    申请号:CN200510096534.X

    申请日:2005-08-26

    Abstract: 根据本发明的摄像装置具有:摄像部,对被摄体进行摄像以生成图像数据,并将所述生成的一帧的图像数据分为多个场后读出;存储部,暂时存储对所述读出的图像数据实施了预定的处理后的图像数据;图像处理部,根据在所述存储部中存储的图像数据,生成记录用图像数据以及用于和记录不同的用途的辅助图像数据;所述记录用图像数据使用一帧的图像数据中全部场的图像数据来生成,所述辅助图像数据使用一帧的图像数据中一部分场的图像数据来生成。根据本发明的摄像装置抑制了压缩数据量的偏差,缩短了处理时间,降低了缓存器的必需容量。

    图像处理设备及图像处理方法

    公开(公告)号:CN1643890A

    公开(公告)日:2005-07-20

    申请号:CN03806648.3

    申请日:2003-03-26

    Inventor: 冈部吉正

    CPC classification number: H04N5/772 H04N1/40 H04N5/907 H04N9/8042

    Abstract: 一种图像处理设备,具有算术电路20,用于通过算术地处理M个水平相邻的像素和N个垂直相邻的像素来产生输出像素的像素数据。第一临时存储部分21可读地存储像素的像素数据,所述像素的范围从图像的每个水平像素线中的第M个像素到最后一个像素。第二临时存储部分22可读地存储像素的像素数据,所述像素的范围从图像的每个水平像素线中的首个像素到第(M-1)个像素。第三临时存储部分23延迟存储在第一临时存储部分21的像素的输出,接收来自第二临时存储部分22的像素,并同时向算术部分输出包括水平相邻的M个像素和垂直相邻的N个像素的相邻像素。

Patent Agency Ranking